第四章8088的总线与时序 §4.18088引脚功能 8088是具有40个引脚,双列直扦式封装的芯片,很多引 线为双重功能。当把8088CPU与存储器和外设构成一个计 算机系统时,根据所连的存储器和外设的规模,8088可以 有两种不同的组态(两种模式): 最小组态→用8088构成一个较小系统(构成单一处理器 系统),即所连的存储器容量是不大,片子不多,则系统 的控制总线由CPU直接提供 ·最大组态→用8088构成一个较大系统(构成多处理器系 统),此时系统的控制信号不能由CPU直接提供,而必须 由总线控制器8288控制产生总线控制信号
第四章 8088的总线与时序 §4.1 8088引脚功能 8088是具有40个引脚，双列直扦式封装的芯片，很多引 线为双重功能。当把8088CPU与存储器和外设构成一个计 算机系统时，根据所连的存储器和外设的规模，8088可以 有两种不同的组态（两种模式）： • 最小组态→用8088构成一个较小系统（构成单一处理器 系统），即所连的存储器容量是不大，片子不多，则系统 的控制总线由CPU直接提供。 • 最大组态→用8088构成一个较大系统（构成多处理器系 统），此时系统的控制信号不能由CPU直接提供，而必须 由总线控制器8288控制产生总线控制信号
如PC微机的8088CPU就是工作在最大组态下, 除8088外,还可外接8087协处理器。 工作在什么组态由一个引脚MNMX控制 在两种不同组态下引脚有不同的名称和意义 (P171、图4-1)
•如PC微机的8088 CPU就是工作在最大组态下， 除8088外，还可外接8087协处理器。 • 工作在什么组态由一个引脚MN/MX控制。 • 在两种不同组态下引脚有不同的名称和意义 （P171、图4－1）
组小组茶 GND 4 ⊥5 ⊥3 38 36 且B L 5678 35H s HFTGHLS≤ 32 R工 3 ⊥主 上受 GT(HHLDDA 2名 sa<工 ADL 34567 NMI-I INFR READY ←ID 2 R卫sE士 图4-18088的排列
（
MN/MX 低8位地址/数据线AD7一AI 最小/最大组态选择 地址 I0/MI0/存储器选择 中间8位地址线45-24白日与数 据线 WR写信号 高4位地址/状态线 INTA中断响应信号 A19--16/5S6-s3 最小|>ALE地址锁存信号 组态 下的 DT/R数据发送/接收 读信号台 控制|→>丽EN数据允许信号 准备就绪 rEady-与组 信号 S0系统状态输出信号 测试信号Test 态无 关的 ￥OLDD保持请求信号 可屏蔽中断请求信号ITR一控制 HLDA DA保持响应信号 不可屏蔽中断请求隰H一小信号 S2-S0状态信号 复位 Reset 最大 组态 RQ/GT1-RQ/GTO vCC 电源 下的 总线请求/允许信号 时能号 GND~√与 控制>DC〖锁定(封锁外设 CLK 信号|→1-60队列状态
一般CPU有几类引脚:地址线与数据线,控制与状态线, 电源与定时线。 、地址和数据线 (1)AD7~AD0<→低8位地址/数据线,数据与地址分 时复用,利用内部的多路开关,从时间上来区分地址与数 据。当CPU访问存储器或外设时,先输出访问地址,由外 部锁存器锁存地址,再读/写所需要的数据。它可输入/输 出(双向),三态输出
• •一般CPU有几类引脚：地址线与数据线，控制与状态线， 电源与定时线。 一、地址和数据线 （1）AD7～AD0 → 低8位地址/数据线，数据与地址分 时复用，利用内部的多路开关，从时间上来区分地址与数 据。当CPU访问存储器或外设时，先输出访问地址，由外 部锁存器锁存地址，再读/写所需要的数据。它可输入/输 出（双向），三态输出