主从JK触发器的特性方程：Qn+1= S, +R,Q= JnQ"+K,Q"Q= J,Q"+K,Q"从图11-9和式(11.5)可知，当输入端J和K同时为1时Q"+I=Q”，Qn+I=Q”，可见，主从JK触发器避免了约束条件的限制
主从JK触发器的特性方程： n n n n Q = S + R Q +1 = n n n n J n Q + K Q Q = n n n J n Q + K Q 从图11-9和式(11.5)可知，当输入端J和K同时为1时， n n Q = Q +1 ， n n Q = Q +1 ，可见，主从JK触发器避免 了约束条件的限制
11.1.4边沿D触发器1.电路组成和符号主从RS触发器和主从JK触发器都是主从式的，本节介绍边沿触发器。负跳沿触发的主从触发器，要求在CP正脉冲时，加入输入信号，若此时有干扰信号，就会影响触发器的状态，而边沿触发器只对CP跳跃边沿的输入信号发生作用，这样干扰机会大大减少。边沿D触发器的逻辑电路图如图11-11所示：
1.电路组成和符号 主从RS触发器和主从JK触发器都是主从式的，本节 介绍边沿触发器。负跳沿触发的主从触发器，要求在CP 正脉冲时，加入输入信号，若此时有干扰信号，就会影 响触发器的状态，而边沿触发器只对CP跳跃边沿的输入 信号发生作用，这样干扰机会大大减少。边沿D触发器的 逻辑电路图如图11-11所示： 11.1.4 边沿 D触发器
+BEARSRS2DCPD图11-11边沿D触发器的电路逻辑图
图11-11 边沿D触发器的电路逻辑图
图11-11中，边沿D触发器由六个“与非”门电路组成，其中A、B门组成基本RS触发器电路，C、D、E、F门组成引导电路，D为信号输入端，CP为时钟脉冲控制端为了方便讨论边沿D触发器工作原理，设C、D、E、F的输出分别为Z1、Z2、Z3、Z4。边沿D触发器的电路符号如图11-12所示：SDQS1D>C10RRD图11-12边沿D触发器的电路逻辑符号
图11-11中，边沿D触发器由六个“与非”门电路组 成，其中A、B门组成基本RS触发器电路，C、D、E、F门 组成引导电路，D为信号输入端，CP为时钟脉冲控制端。 为了方便讨论边沿D触发器工作原理，设C、D、E、F的 输出分别为Z1、Z2、Z3、Z4。 边沿 D触发器的电路符号如图11-12所示： Q Q 1D >C1 RD R SD S 图11-12 边沿D触发器的电路逻辑符号
2.边沿D触发器工作原理（1）当脉冲CP=O时，C、D"与非”门被封锁，其对应的输出Z1=Z2=1，与整个触发器D端的输入信号无关这时，由A、B门所组成的基本RS触发器保持原来状态；（2）当脉冲信号由CP=0转变为CP=1，即上升沿到来时，若D=1，则D门封锁，C门打开，其过程为Z4=Z2-D=1-1=0Z,=Z4·Z,CP=0.0.1=1Z, = Z4·Z, = 0.0=1Z, = Z, ·CP=1.1=0(11.6)
（1）当脉冲CP＝0时，C、D“与非”门被封锁，其对 应的输出Z1＝Z2＝1，与整个触发器D端的输入信号无关， 这时，由A、B门所组成的基本RS触发器保持原来状态； （2）当脉冲信号由CP=0转变为CP＝1，即上升沿到 来时，若D＝1，则D门封锁，C门打开，其过程为 2.边沿D触发器工作原理 Z4 = Z2 D = 11 = 0 0 0 1 1 Z2 = Z4 Z1 CP = = 0 0 1 Z3 = Z4 Z1 = = 1 1 0 Z1 = Z3 CP = = （11.6）