第九章可编程外围接口芯片8255A 及其应用 9-18255A的工作原理 9-28255A的应用举例 目录
9-1 8255A的工作原理 9-2 8255A的应用举例 第九章 可编程外围接口芯片 可编程外围接口芯片8255A 及其应用
9-18255A的工作原理 一、 8255A的结构和功能 PA 40 PA 2 A组 /0 918373654 队队 A组 PA,PA。 端口A 控制 4567 SET D A组 I/O 8位内部 端口C PC,-PC, 9 3 数据总线 数据 数据总线 上半部分 8255A 3 D D,D。 缓冲器 B组 I/0 11 端口C PC,-PC。 D; 下半部分 23456789 98763432 D RD 读/写 R B组 控制 I/O PB, 控制 B组 PB,-PB。 A 逻辑 端口B RESET PB4 0 1 PB: C 8255A的引脚 8255A的内部结构 2009-06-02 2of44 目录返回 凤
2009-06-02 2 of 44 9-1 8255A的工作原理 一、8255A的结构和功能 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 A1 A0 CS GND VCC RD WR PC7 PC6 PC5 PC4 PC0 PA3 PA2 PA1 PA0 RESET PA4 PA5 PA6 PA7 D0 D1 D2 D3 D4 D5 D6 D7 PB7 PB6 PB5 PB4 PB3 PC1 PC2 PC3 PB0 PB1 PB2 8255A 8255A的引脚 8255A的内部结构
1.数据端口 端口A:PA0~PA7 ■包含一个8位的数据输出锁存器/缓冲器，一个8位的数 据输入锁存器 端口B:PB0~PB7 包含一个8位的数据输出锁存器/缓冲器，一个8位的数 据输入缓冲器 端口C:PC0~PC7 包含一个8位的数据输出锁存器/缓冲器，一个8位的数 据输入缓冲器 ■既可作为一个8位的输入或输出口，又可作为两个4位 的输入输出口 2009-06-02 3of44 日录运回凸量
2009-06-02 3 of 44 1. 数据端口 端口 A：PA0 ～PA7 包含一个 8位的数据输出锁存器 /缓冲器，一个 8位的数 据输入锁存器 端口 B：PB0 ～PB7 包含一个 8位的数据输出锁存器 /缓冲器，一个 8位的数 据输入缓冲器 端口 C：PC0 ～PC7 包含一个 8位的数据输出锁存器 /缓冲器，一个 8位的数 据输入缓冲器 既可作为一个 8位的输入或输出口，又可作为两个 4 位 的输入输出口
2.A组和B组控制逻辑 A组控制电路控制端口A和端口C的高4位的工作方式和 读写操作 B组控制电路控制端口B和端口C的低4位的工作方式和 读写操作 3.数据总线缓冲器 双向三态8位缓冲器，用作8255A和系统数据总线之 间的接口。通过这个缓冲器和与之相连的8位数据总 线，接收CPU送来的数据或控制字，外设传送给 CPU的数据或状态信息，也要通过这个数据总线缓冲 器送给CPU 2009-06-02 4of44 目录遇回凸量
2009-06-02 4 of 44 2. A组和 B组控制逻辑 A组控制电路控制端口 A和端口 C的高 4位的工作方式和 读 /写操作 B组控制电路控制端口 B和端口 C的低 4位的工作方式和 读 /写操作 3. 数据总线缓冲器 数据总线缓冲器 双向三态 8位缓冲器，用作8255A和系统数据总线之 间的接口。通过这个 缓冲器和与之相连的 8位数据总 线，接收CPU送来的数据或控制字，外设传送给 CPU的数据或状态信息，也要通过这个数据总线缓冲 器送给CPU
4读/写控制逻辑 >RESET,复位信号，该信号有效时，将8255A控制寄 存器内容都清零，并将所有的端口都置成输入方式。 >CS,片选信号 >D,读信号 >WR,写信号 >A1、A,端口选择信号 2009-06-02 5of44 日录这回凸量
2009-06-02 5 of 44 4.读／写控制逻辑 读／写控制逻辑 RESET，复位信号，该信号有效时，将8255A控制寄 存器内容都清零，并将所有的端口都置成输入方式 。 CS，片选信号 RD，读信号 WR，写信号 A 1 、 A 0，端口选择信号