个可选的输入端,对应的引脚为65至80。具体的输入频率,可参考主板频率选择模块。此电路可用 于设计频率计,周期计,计数器等等。 (2)结构图M0.1:适用于作加法器、减法器、比较器或乘法器等。例如,加法器设计,可利用键 4和键3输入8位加数:键2和键1输入8位被加数,输入的加数和被加数将显示于键对应的数码管 4-1,相加的和显示于数码管6和5:可令键8控制此加法器的最低位进位。 (3)结构图№0.2:可用于作VGA视频接口逻辑设计,或使用数码管8至数码管5共4个数码管作 7段显示译码方面的实验;而数码管4至数码管1,4个数码管可作译码后显示,键1和键2可输入高 低电平 (4)结构图NO.3:特点是有8个琴键式键控发生器,可用于设计八音琴等电路系统。也可以产生 时间长度可控的单次脉冲。该电路结构同结构图NO.0一样,有8个译码输出显示的数码管,以显示 目标芯片的32位输出信号,且8个发光管也能显示目标器件的8位输出信号 (5)结构图N0.4:适合于设计移位寄存器、环形计数器等。电路特点是,当在所设计的逻辑中有 串行2进制数从PI010输出时,若利用键7作为串行输出时钟信号,则PI010的串行输出数码可以在 发光管D8至D1上逐位显示出来,这能很直观地看到串出的数值。 (6)结构图N.5:此电路结构比较复杂,有较强的功能,主要用于目标器件与外界电路的接口设 计实验。该电路主要含以9大模块: 1.普通内部逻辑设计模块。在图的左下角。此模块与以上几个电路使用方法相同,例如同结构 图NO.3的唯一区别是8个键控信号不再是琴键式电平输出,而是高低电平方式向目标芯片输入(即 乒乓开关)。此电路结构可完成许多常规的实验项目。 2. RAM/ROM接口。在图左上角,此接口对应于主板上,有一个32脚的DIP座,在上面可以插大 部分流行的RAM或ROM器件。(仅GW48-6K系统包含此接口)例如 RAM:628128(32PIN)、62256(28PIN)、6264(28PIN)等 ROM:2764、27128、27256、27512、27C010、27C020、27C040、27C080; 28C64、28C256等 29c010、29C020、29c040等 此32脚座的各引脚与目标器件的连接方式示于图上,是用标准引脚名标注的,如PI048(第1 脚)、PI010(第2脚)等等。注意,与此座相接的还有2个跳线座,具体使用方法参看上节。 对于不同的RAM或ROM,其各引脚的功能定义不尽一致,即不一定兼容,因此在使用前应该查 阅相关的资料,但在结构图的上方也列出了部分引脚情况,以资参考 3.VGA视频接口。在图右上角,它与目标器件有5个连接信号:PI040、41、42、43、44,通过 查表(第3节的引脚对照表),可的对应于EPF10K20-144的5个引脚号分别是:87、88、89、90、91。 4.PS/2键盘接口。在图右上侧。它与目标器件有2个连接信号:PI045、46 5.AD转换接口。在图左侧中。图中给出了ADC0809与目标器件连接的电路图。使用注意事项 可参照上节。有关FPGA/CPLD与ADC0809接口方面的实验示例在本实验讲义中已经给出(实验12) 6.D/A转换接口。在图右下侧。图中给出了DAC0832与目标器件连接的电路图。使用注意事项 可参照上节。有关FPGA/CPLD与0832接口方面的实验示例在本实验讲义中已经给出(实验16)。 7.LM311接口。注意,此接口电路包含在以上的D/A接口电路中,可用于完成使用DAC0832与 比较器LM311共同实现A/D转换的控制实验。比较器的输出可通过主板左下侧的跳线选择“比较器 使之与目标器件的PI037相连。以便用目标器件接收311的输出信号。 注意,有关D/A和311方面的实验都必须打开+/-12V电压源,实验结束后关闭此电源 8.单片机接口。在图右中侧。图中给出了AT89c2051单片机与目标器件连接的电路图。详细使 用方法可参看上节。 9.RS232通信接口。注意,此接口电路包含在以上的单片机接口电路中。注意,如图所示,如 果分别短接单片机的脚2与19、脚3与18,就能使RS232接口直接与目标器件相连,以便完成目标 器件与PC机的硬件RS232通信结构方面的实验,详细使用方法可参看上节 楼意,结构图No.5中并不是所有电路模块都可以同时使用,这是因为各模块与目标器件的I0 有重合。仔细观察可以发现 1.当使用RAM/ROM时,数码管3、4、5、6、7、8共6各数码管不能同时使用,这时,如果有
个可选的输入端，对应的引脚为 65 至 80。具体的输入频率，可参考主板频率选择模块。此电路可用 于设计频率计，周期计，计数器等等。 (2)结构图 NO.1：适用于作加法器、减法器、比较器或乘法器等。例如，加法器设计，可利用键 4 和键 3 输入 8 位加数；键 2 和键 1 输入 8 位被加数，输入的加数和被加数将显示于键对应的数码管 4-1，相加的和显示于数码管 6 和 5；可令键 8 控制此加法器的最低位进位。 (3)结构图 NO.2：可用于作 VGA 视频接口逻辑设计，或使用数码管 8 至数码管 5 共 4 个数码管作 7 段显示译码方面的实验；而数码管 4 至数码管 1，4 个数码管可作译码后显示，键 1 和键 2 可输入高 低电平。 (4)结构图 NO.3：特点是有 8 个琴键式键控发生器，可用于设计八音琴等电路系统。也可以产生 时间长度可控的单次脉冲。该电路结构同结构图 NO.0 一样，有 8 个译码输出显示的数码管，以显示 目标芯片的 32 位输出信号，且 8 个发光管也能显示目标器件的 8 位输出信号。 (5）结构图 NO.4：适合于设计移位寄存器、环形计数器等。电路特点是，当在所设计的逻辑中有 串行 2 进制数从 PIO10 输出时，若利用键 7 作为串行输出时钟信号，则 PIO10 的串行输出数码可以在 发光管 D8 至 D1 上逐位显示出来，这能很直观地看到串出的数值。 (6)结构图 NO.5：此电路结构比较复杂，有较强的功能，主要用于目标器件与外界电路的接口设 计实验。该电路主要含以 9 大模块： 1．普通内部逻辑设计模块。在图的左下角。此模块与以上几个电路使用方法相同，例如同结构 图 NO.3 的唯一区别是 8 个键控信号不再是琴键式电平输出，而是高低电平方式向目标芯片输入（即 乒乓开关）。此电路结构可完成许多常规的实验项目。 2．RAM/ROM 接口。在图左上角，此接口对应于主板上，有一个 32 脚的 DIP 座，在上面可以插大 部分流行的 RAM 或 ROM 器件。（仅 GW48-GK 系统包含此接口）例如： RAM：628128（32PIN）、62256（28PIN）、6264（28PIN）等； ROM：2764、27128、27256、27512、27C010、27C020、27C040、27C080； 28C64、28C256 等 29C010、29C020、29C040 等。 此 32 脚座的各引脚与目标器件的连接方式示于图上，是用标准引脚名标注的，如 PIO48（第 1 脚）、PIO10（第 2 脚）等等。注意，与此座相接的还有 2 个跳线座，具体使用方法参看上节。 对于不同的 RAM 或 ROM，其各引脚的功能定义不尽一致，即不一定兼容，因此在使用前应该查 阅相关的资料，但在结构图的上方也列出了部分引脚情况，以资参考。 3．VGA 视频接口。在图右上角，它与目标器件有 5 个连接信号：PIO40、41、42、43、44，通过 查表（第 3 节的引脚对照表），可的对应于 EPF10K20-144 的 5 个引脚号分别是：87、88、89、90、91。 4．PS/2 键盘接口。在图右上侧。它与目标器件有 2 个连接信号：PIO45、46。 5．A/D 转换接口。在图左侧中。图中给出了 ADC0809 与目标器件连接的电路图。使用注意事项 可参照上节。有关 FPGA/CPLD 与 ADC0809 接口方面的实验示例在本实验讲义中已经给出（实验 12）。 6．D/A 转换接口。在图右下侧。图中给出了 DAC0832 与目标器件连接的电路图。使用注意事项 可参照上节。有关 FPGA/CPLD 与 0832 接口方面的实验示例在本实验讲义中已经给出（实验 16）。 7．LM311 接口。注意，此接口电路包含在以上的 D/A 接口电路中，可用于完成使用 DAC0832 与 比较器 LM311 共同实现 A/D 转换的控制实验。比较器的输出可通过主板左下侧的跳线选择“比较器”， 使之与目标器件的 PIO37 相连。以便用目标器件接收 311 的输出信号。 注意，有关 D/A 和 311 方面的实验都必须打开+/-12V 电压源，实验结束后关闭此电源。 8．单片机接口。在图右中侧。图中给出了 AT89C2051 单片机与目标器件连接的电路图。详细使 用方法可参看上节。 9．RS232 通信接口。注意，此接口电路包含在以上的单片机接口电路中。注意，如图所示，如 果分别短接单片机的脚 2 与 19、脚 3 与 18，就能使 RS232 接口直接与目标器件相连，以便完成目标 器件与 PC 机的硬件 RS232 通信结构方面的实验，详细使用方法可参看上节。 注意，结构图 NO.5 中并不是所有电路模块都可以同时使用，这是因为各模块与目标器件的 IO 接口有重合。仔细观察可以发现： 1．当使用 RAM/ROM 时，数码管 3、4、5、6、7、8 共 6 各数码管不能同时使用，这时，如果有
必要使用更多的显示,必须使用以下介绍的扫描显示电路。 但RAM/ROM可以与D/A转换同时使用,尽管他们的数据口(PI024、25、26、27、28、29、30 31)是重合的。这时如果希望将RAM/ROM中的数据输入D/A器件中,可设定目标器件的PI024、25 26、27、28、29、30、31端口为高阻态;而如果希望用目标器件FPGA直接控制D/A器件,可通过主 板上的跳线禁止RAM/ROM数据口 RAM/ROM能与VGA同时使用,但不能与PS/2同时使用,这时可以使用以下介绍的PS/2接口 2.单片机不能与D/A同时使用,但D/A与AD能同时使用 3.A/D不能与RAM/ROM同时使用,由于他们有部分端口重合,若使用RAM/ROM,必须禁止ADC809 即将主板左下方的跳线口“A/D禁止”短路;而当使用ADC0809时,应该禁止RAM/ROM,即将 主板上的跳线口SLRM短路“ RAM no”。如果希望A/D和RAM/ROM同时使用以实现诸如高速采 样方面的功能,必须使用含有高速A/D器件的适配板,如GW-DSP系列适配板,或GWA102AD GWAK3OAD等型号的适配板。 4.RAM/ROM不能与311同时使用,因为在端口PI037上,两者重合。 (7)结构图N0.6:此电路与N0.2相似,但增加了两个4位2进制数发生器,数值分别输入目标芯 片的PI07~PI04和PIo3~PI00。例如,当按键2时,输入PI07~PI04的数值将显示于对应的数码管2 以便了解输入的数值。 (8)结构图NO.7:此电路适合于设计时钟、定时器、秒表等。因为可利用键8和键5分别控制时 钟的清零和设置时间的使能;利用键7、5和1进行时、分、秒的设置 (9)结构图N.8:此电路适用于作并进/串出或串进/并出等工作方式的寄存器、序列检测器、密 码锁等逻辑设计。它的特点是利用键2、键1能序置δ位Σ进制数,而键6能发出串行输入脉冲,每 按键一次,即发一个单脉冲,则此8位序置数的高位在前,向PI010串行输入一位,同时能从D8至 D1的发光管上看到串形左移的数据,十分形象直观。 (10)结构图N0.9:若欲验证交通灯控制等类似的逻辑电路,可选此电路结构 (11)结构图N0.B:此电路可用于完成扫描显示控制设计。 (12)当系统上的“模式指示”数码管显示“A”时,系统将变成一台频率计,数码管8将显示“F “数码6”至“数码1”显示频率值,最低位单位是Hz。测频输入端为系统板右侧的JPIB插座 (13)实验电路结构图COM:此图的所有电路仅GW48-K系统拥有,即以上所述的所有电路结构(除 RAM/ROM模块),包括“实验电路结构NO.0″至“实验电路结构№.B”共11套电路结构模式为GW48-CK 和W48-遝K两种系统共同拥有(兼容),我们把他们称为通用电路结构。在原来的11套电路结构模式 中的每一套结构图中增加附图2-13所示的“实验电路结构图COM”。 例如,在GW48-《K系统中,当“模式键”选择“5”时,电路结构将进入附图2-7所示的实验 电路结构图N0.5外,还应该加入“实验电路结构图COM”。这样以来,在每一电路模式中就能比原来 实现更多的实验项目。 “实验电路结构图COM”包含的电路模块有 1.PS/2键盘接口。注意,在通用电路结构中,还有一个用于鼠标的PS/2接口。 2.4键直接输入接口。原来的键1至键8是由“多任务重配置”电路结构控制的,所以键的输 入信号没有抖动问题,不需要在目标芯片的电路设计中加入消抖动电路,这样,能简化设计 迅速入门。所以设计者如果希望完成键的消抖动电路设计,可利用此图的键9至键12。当然 也可以利用此4键完成其他方面的设计。注意,此4键为上拉键,按下后为低电平。 3.I平方C串行总线存储器件接口。该接口器件用24C01担任,这是一种十分常用的串行E平 方ROM器件。 4.USB接口。此接口是 SLAVE接口。 5.扫描显示电路。这是一个6数码管(共阴数码管)的扫描显示电路。段信号为7个数码段加 个小数点段,共8位,分别由PI060、61、62、63、64、65、66、67通过同相驱动后输入; 而位信号由外部的6个反相驱动器驱动后输入数码管的共阴端 实验电路结构图COM”中各标准信号(PIOX)对应的器件的引脚名,必须查附表1-2,而不是 查第3节的通用的引脚对照表。附表1-2仅适用于GW48-GK系统
必要使用更多的显示，必须使用以下介绍的扫描显示电路。 但 RAM/ROM 可以与 D/A 转换同时使用，尽管他们的数据口（PIO24、25、26、27、28、29、30、 31）是重合的。这时如果希望将 RAM/ROM 中的数据输入 D/A 器件中，可设定目标器件的 PIO24、25、 26、27、28、29、30、31 端口为高阻态；而如果希望用目标器件 FPGA 直接控制 D/A 器件，可通过主 板上的跳线禁止 RAM/ROM 数据口。 RAM/ROM 能与 VGA 同时使用，但不能与 PS/2 同时使用，这时可以使用以下介绍的 PS/2 接口。 2． 单片机不能与 D/A 同时使用，但 D/A 与 A/D 能同时使用。 3． A/D 不能与 RAM/ROM 同时使用，由于他们有部分端口重合，若使用 RAM/ROM，必须禁止 ADC0809， 即将主板左下方的跳线口“A/D 禁止”短路；而当使用 ADC0809 时，应该禁止 RAM/ROM，即将 主板上的跳线口 SLRAM 短路“RAM_no”。如果希望 A/D 和 RAM/ROM 同时使用以实现诸如高速采 样方面的功能，必须使用含有高速 A/D 器件的适配板，如 GW-DSP 系列适配板，或 GWA102AD、 GWAK30AD 等型号的适配板。 4． RAM/ROM 不能与 311 同时使用，因为在端口 PIO37 上，两者重合。 (7)结构图 NO.6：此电路与 NO.2 相似，但增加了两个 4 位 2 进制数发生器，数值分别输入目标芯 片的 PIO7~PIO4 和 PIO3~PIO0。例如，当按键 2 时，输入 PIO7~PIO4 的数值将显示于对应的数码管 2， 以便了解输入的数值。 (8）结构图 NO.7：此电路适合于设计时钟、定时器、秒表等。因为可利用键 8 和键 5 分别控制时 钟的清零和设置时间的使能；利用键 7、5 和 1 进行时、分、秒的设置。 (9）结构图 NO.8：此电路适用于作并进/串出或串进/并出等工作方式的寄存器、序列检测器、密 码锁等逻辑设计。它的特点是利用键 2、键 1 能序置 8 位 2 进制数，而键 6 能发出串行输入脉冲，每 按键一次，即发一个单脉冲，则此 8 位序置数的高位在前，向 PIO10 串行输入一位，同时能从 D8 至 D1 的发光管上看到串形左移的数据，十分形象直观。 (10)结构图 NO.9：若欲验证交通灯控制等类似的逻辑电路，可选此电路结构。 (11)结构图 NO.B：此电路可用于完成扫描显示控制设计。 (12)当系统上的“模式指示”数码管显示“A”时，系统将变成一台频率计，数码管 8 将显示“F”， “数码 6”至“数码 1”显示频率值，最低位单位是 Hz。测频输入端为系统板右侧的 JP1B 插座。 (13)实验电路结构图 COM：此图的所有电路仅 GW48-GK 系统拥有，即以上所述的所有电路结构（除 RAM/ROM 模块），包括“实验电路结构 NO.0”至“实验电路结构 NO.B”共 11 套电路结构模式为 GW48-CK 和 GW48-GK 两种系统共同拥有（兼容），我们把他们称为通用电路结构。在原来的 11 套电路结构模式 中的每一套结构图中增加附图 2-13 所示的“实验电路结构图 COM”。 例如，在 GW48-GK 系统中，当“模式键”选择“5”时，电路结构将进入附图 2-7 所示的实验 电路结构图 NO.5 外，还应该加入“实验电路结构图 COM”。这样以来，在每一电路模式中就能比原来 实现更多的实验项目。 “实验电路结构图 COM”包含的电路模块有： 1． PS/2 键盘接口。注意，在通用电路结构中，还有一个用于鼠标的 PS/2 接口。 2． 4 键直接输入接口。原来的键 1 至键 8 是由“多任务重配置”电路结构控制的，所以键的输 入信号没有抖动问题，不需要在目标芯片的电路设计中加入消抖动电路，这样，能简化设计， 迅速入门。所以设计者如果希望完成键的消抖动电路设计，可利用此图的键 9 至键 12。当然 也可以利用此 4 键完成其他方面的设计。注意，此 4 键为上拉键，按下后为低电平。 3． I 平方 C 串行总线存储器件接口。该接口器件用 24C01 担任，这是一种十分常用的串行 E 平 方 ROM 器件。 4． USB 接口。此接口是 SLAVE 接口。 5． 扫描显示电路。这是一个 6 数码管（共阴数码管）的扫描显示电路。段信号为 7 个数码段加 一个小数点段，共 8 位，分别由 PIO60、61、62、63、64、65、66、67 通过同相驱动后输入； 而位信号由外部的 6 个反相驱动器驱动后输入数码管的共阴端。 “实验电路结构图 COM”中各标准信号（PIOX）对应的器件的引脚名，必须查附表 1-2，而不是 查第 3 节的通用的引脚对照表。附表 1-2 仅适用于 GW48-GK 系统：