实现逻辑图大学 2 01010100 A174LS85 A, 74LS85 A>B 10010101 A0(1) 2)A>B 0321.0 A=B 00101010 A=B BBBB A<B 01010010 BBBB A<B 10010010 10010101 a>b a=b a<h a>b a=b a<h 00101001 010 0101000 两片74LS85构成的八位数值比较的逻辑图
A3 A2 A1 A0 B3 B2 B1 B0 A>B A<B A=B a>b a=b a<b 74LS85 (1) 0 1 0 两片74LS85构成的八位数值比较的逻辑图 A3 A2 A1 A0 B3 B2 B1 B0 A>B A<B A=B a>b a=b a<b 74LS85 (2) 实现逻辑图
例试选用中规模集成电路实现下表 所示电路。 ABCDF1F2F3≥解此形四位进制勤看 00000 100 鳆比髑献方便 0001100令砂CD2=1; 0010 00FBB1时y,F1 101010011 0048610时B时2 o0100100A时岁称结果是ABCD与 o1100101 00 0110 010 逻舞朝图团较得出的 10100 0111 001 101011000 001 o01001 001 010 001 1011001 1100 001
例 试选用中规模集成电路实现下表 所示电路。 A B C D F1 F2 F3 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 1 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 ➢解：若把A、B、C、D看 成二进制数时， ABCD=0110时，F2 =1； ABCD<0110时，F1 =1； ABCD>0110时，F3 =1； 上述分析结果是ABCD与 0 1 1 0 二进制0110比较得出的。 ➢因此选用四位二进制数 值比较器较为方便。 令A3A2A1A0=ABCD， B3B2B1B0=0110， A<B时为F1，A=B时为F2， A>B时为F3。 逻辑图如图所示
例子的逻辑图大学 3 B A 01010100 C-A174LS85 10010101 D A>B 00101010 A=B 01010010 10010010 0110 BBBB A<B BEF 10010101 00101001 a>b a=b asb 0101000 2∞+5V
A3 A2 A1 A0 B3 B2 B1 B0 A>B A<B A=B a>b a=b a<b 74LS85 +5V F3 F2 F1 A B C D 0 1 1 0 例子的逻辑图
36算数运算电路 >1.二进制加法电路 >2.二进制减法电路 010101 10010101 3算术逻辑单元(ALU) 00101010 01010010 10010010 10010101 00101001 0101000
3.6 算数运算电路 ➢⒈二进制加法电路 ➢⒉二进制减法电路 ➢⒊算术逻辑单元(ALU)
1.二进制加法电路 >(1)半加和全加的概念 (2)半加器( Halfadder) 010(3)全加器( FullAdder) 100(4加法器 00①串行加法器 ■②并行加法器 01010010 串行进位并行加法器 10010010■超前进位并行加法器 100)(⑤5)BCD码加法器 00101001 0101000
⒈二进制加法电路 ➢ ⑴半加和全加的概念 ➢ ⑵半加器（Half Adder） ➢ ⑶全加器（Full Adder） ➢ ⑷加法器 ①串行加法器 ②并行加法器 串行进位并行加法器 超前进位并行加法器 ➢ ⑸BCD码加法器