7.1.7WAIT语句口第一种语句格式：永远挂起；WAIT;口第二种语句格式：敏感信号等待语句：WAITON信号表：口第三种语句格式：条件等待语句；条件表达式；WAIT UNTIL口第四种语句格式：超时等待语句；时间表达式：WAIT FOR
7.1.7 WAIT语句 第一种语句格式：永远挂起； WAIT； 第二种语句格式：敏感信号等待语句； WAIT ON 信号表； 第三种语句格式：条件等待语句； WAIT UNTIL 条件表达式； 第四种语句格式：超时等待语句； WAIT FOR 时间表达式；
WAIT语句【例7-9】SIGNAL S1.s2:STD LOGIC:PROCESS进程在WAIT处被挂起，一直BEGIN到s1或s2中任一信号发生改变时，进程才重新开始。WAIT ON s1,s2 ;ENDPROCESS ;注意：已列出敏感表的进程【例7-10】以下两种表达方式是等效的中不能(a)WAIT_UNTIL结构(b)WAIT_ON结构句。LOOPWait on enable;Waituntil enable-'l'EXITWHENenable-'I'ENDLOOP;
WAIT语句 【例7-9】 SIGNAL s1,s2 : STD_LOGIC; . PROCESS BEGIN . WAIT ON s1,s2 ； END PROCESS ； 注意：已列出敏感表的进程 中不能使用任何形式的WAIT语 句。 【例7-10】以下两种表达方式是等效的 (a) WAIT_UNTIL结构 (b) WAIT_ON结构 . LOOP Wait until enable ='1'; Wait on enable; . EXIT WHEN enable ='1'; END LOOP; 进程在WAIT处被挂起，一直 到s1或s2中任一信号发生改 变时，进程才重新开始
WAIT语句对于条件等待语句：WAITUNTIL条件表达式：被此语句挂起的进程需顺序满足如下两个条件，进程才能脱离挂起状态：1、在条件表达式中所含的信号发生了改变；2、此信号改变后，且满足WAIT语句所设的条件。这两个条件不但缺一不可，而且必须按照以上顺序来完成
WAIT语句 对于条件等待语句： WAIT UNTIL 条件表达式； 被此语句挂起的进程需顺序满足如下两个 条件，进程才能脱离挂起状态： 1、在条件表达式中所含的信号发生了改变； 2、此信号改变后，且满足WAIT语句所设的 条件。 这两个条件不但缺一不可，而且必须按照以 上顺序来完成
WAIT语句一般地，只有WAITUNTIL格式的等待语句可以被综合器接受（其余语句格式只能在VHDL仿真器中使用），WAITUNTIL语句有以下三种表达方式：WAITUNTIL信号-Value；-- (1)WAITUNTIL信号'EVENTAND信号-Value;-(2)WAITUNTILNOT信号'STABLEAND信号-Value;--(3)
WAIT语句 一般地，只有WAIT_UNTIL格式的等待语 句可以被综合器接受(其余语句格式只能在 VHDL仿真器中使用) ，WAIT_UNTIL语句有 以下三种表达方式： WAIT UNTIL 信号=Value； - (1) WAIT UNTIL 信号’EVENT AND 信号=Value; - (2) WAIT UNTIL NOT 信号’STABLE AND 信号=Value; - (3)
WAIT语句如果设clock为时钟信号输入端，以下四条WAIT语句所设的进程启动条件都是时钟上跳沿，所以它们对应的硬件结构是一样的：WAIT UNTIL clock ='1';WAIT UNTIL rising_edge(clock) ;WAITUNTILNOTcIocK'STABLEANDclock='1';WAITUNTIL clock='i'ANDclock'EVENT:
WAIT语句 如果设clock为时钟信号输入端，以下四条 WAIT语句所设的进程启动条件都是时钟上跳沿 ，所以它们对应的硬件结构是一样的： WAIT UNTIL clock ='1'; WAIT UNTIL rising_edge(clock) ; WAIT UNTIL NOT clock’STABLE AND clock ='1'; WAIT UNTIL clock ='1' AND clock’EVENT;