《数字电路与逻辑设计》课程教学资源（PPT课件）第六章 时序逻辑电路

6.2.时序逻辑电路的分析方法（2）状态方程D触发器的特性方程为Q*=D，得[D, = Q)Qn+1 = D, = QiD, = AQ,④QQn+1+1 =D, = A甲, 甲Q,（3）输出方程AQg1DYQ2>C19>C1FF1FF2图6.2.4CLKY =[A'QO):AQQ)T = AQQ, +AQQ

（2） 状态方程     = =   = =  + + 2 1 2 1 2 1 1 1 1 Q D A Q Q Q D Q n n D触发器的特性方程为Q *＝D，得 6.2.时序逻辑电路的分析方法    =   =  2 1 2 1 1 D A Q Q D Q （3) 输出方程： 图6.2.4 1 2 1 2 1 2 1 2 Y =[(AQQ ) (AQQ)] = AQQ + AQQ

6.2.时序逻辑电路的分析方法（4）状态转换表：Qn+1 = D, = Qin+1 =D, =AQ,Q,Y =[(A'QQ)·(AQQ)T = A'QQ, + AQQA=0时A=1时Q29191Q2QQ1YY0010-0011000001001010为4进制减法计数器为4进制加法计数器

(4）状态转换表： A＝0时 * Q2 * Q2 Q1 Q1 Y 0 0 0 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 1 1 为4进制加法计数器 A＝1时 * Q2 * Q2 Q1 Q1 Y 0 0 0 0 1 1 0 1 0 1 1 1 1 0 0 1 0 0 1 0 为4进制减法计数器 6.2.时序逻辑电路的分析方法     = =   = =  + + 2 1 2 1 2 1 1 1 1 Q D A Q Q Q D Q n n 1 2 1 2 1 2 1 2 Y =[(AQQ ) (AQQ)] = AQQ + AQQ

6.2.时序逻辑电路的分析方法可以合成一个状态转换表为：A=0时Q291Q1Y00001029110001Q,g'100 001110101A0100%1%0%11%0A=1时Q2919110%11/100/001%011010100010I01000

可以合成一个状态转换表为： Q2Q1 A 0 1 0 0 01 11 10 01 10 00 11 1 0 0 0 11 1 00 0 10 1 0 0 0 * Q2 * Q1 Y 6.2.时序逻辑电路的分析方法 A＝0时 * Q2 * Q2 Q1 Q1 Y 0 0 0 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 1 1 A＝1时 * Q2 * Q2 Q1 Q1 Y 0 0 0 0 1 1 0 1 0 1 1 1 1 0 0 1 0 0 1 0

6.2.时序逻辑电路的分析方法（5）状态转换图：0/00001A/Y1/00/01/11/00/1Q2Q11/010图6.2.50/0故此电路为有输入控制的逻辑电路，为可控计数器，A=0为加法计数器，A=1为减法计数器四、状态机流程图（SM图）（自学）

故此电路为有输入控制的逻辑电路，为可控计数器，A ＝0为加法计数器，A＝1为减法计数器。 （5)状态转换图： 6.2.时序逻辑电路的分析方法 图6.2.5 四、状态机流程图（SM图）（自学）

6.2.时序逻辑电路的分析方法*6.2.3异步时序逻辑电路的分析方法由于在异步时序逻辑电路中，触发器的动作不是同时的，故分析时除了写出驱动方程、状态方程和输出方程等外，还用写出各个触发器的时钟信号，因此异步时序逻辑电路的分析要比同步时序逻辑电路的分析复杂例6.2.3已知异步时序逻辑电路的逻辑图如图6.2.6所示试分析它的逻辑功能，画出电路的状态转换图和时序图图6.2.6Q210.1221J1J1J1J>C1>C1clko>C1>C1clkclk,clk31K1K1K1KQ'FFoFFFF2FF3-（

*6.2.3 异步时序逻辑电路的分析方法 由于在异步时序逻辑电路中，触发器的动作不是同 时的，故分析时除了写出驱动方程、状态方程和输出方 程等外，还用写出各个触发器的时钟信号，因此异步时 序逻辑电路的分析要比同步时序逻辑电路的分析复杂。 例6.2.3 已知异步时序逻辑电路的逻辑图如图6.2.6所示， 试分析它的逻辑功能，画出电路的状态转换图和时序图。 6.2.时序逻辑电路的分析方法 图6.2.6