4.2.2半导体存储芯片简介 4.2.2.1半导体存储芯片的基本结构 地址线 译码驱动 存储矩阵 读写电路 数据线 片选线 读/写控制线 地址线(单向)数据线(双向)芯片容量 IK×4位 043 16K×1位 8 8K×8位
芯片容量 4.2.2 半导体存储芯片简介 4.2.2.1 半导体存储芯片的基本结构 译 码 驱 动 存 储 矩 阵 读 写 电 路 1K×4位 16K×1位 8K×8位 片选线 读/写控制线 地 址 线 … 数 据 线 … 地址线（单向） 数据线（双向） 10 4 14 1 13 8
4.2.2.2半导体存储芯片的译码驱动方式 (1)线选法(单译码方式) 字线 0.0 A 16×8矩阵 A 0 地址译码器 ●●● 15,0 15.7 A 15 ●●●●●● 7位线 读/写选通 读/写控制电路 D D
0,0 15,0 15,7 0,7 读/写控制电路 地 址 译 码 器 字线 0 15 …… …… … 16×8矩阵 … …… 0 7 D0 D 7 位线 读 / 写选通 A 3 A 2 A 1 A 0 … … 4.2.2.2 半导体存储芯片的译码驱动方式 (1) 线选法（单译码方式） 0 0 0 0 0,0 … 0,7 0 0 …… 7 D0 …… D 7 读 / 写选通
线选法的特点 a译码结构简单,速度快,,但器材用量大 (n根地址线需2套驱动器),当容量较大 时,导致成本太高,仅适合于高速小容量 存储器。 b.并行输入/输出(数据I/O)按多位(字 节)组织
线选法的特点 ◼ a.译码结构简单，速度快，，但器材用量大 （n根地址线需2 n套驱动器），当容量较大 时，导致成本太高，仅适合于高速小容量 存储器。 ◼ b. 并行输入/输出（数据I/O）按多位（字 节）组织
(2)重合法(双译码方式) A 0.0 031 A 3 地 2×32 4,0址 矩阵 译 0|码 31,0 31,31 1 器/X 31 D VO 0Y地址译码器 读/写 0810470460450
A 3 A 2 A 1 A 0 A 4 0,0 0,31 31,0 31,31 Y 地址译码器 X 地 址 译 码 器 32×32 矩阵 … … A 9 I/O A 8 A 7 A 6 A 5 Y0 Y31 X 0 X 31 D 读/写 … … (2) 重合法（双译码方式） 0 0 0 0 0 0 0 0 0 0 0,0 31,0 0,31 … … I/O D 0,0 读
重合法的特点 a.与线选法相比大大减少了译码输出线根 数,则器材用量也大大减少,有效地降低 了存储器的成本,适用于大容量存储芯片 b.数据位I/O按位组织
重合法的特点 a. 与线选法相比大大减少了译码输出线根 数，则器材用量也大大减少，有效地降低 了存储器的成本，适用于大容量存储芯片 b. 数据位I/O――按位组织