译码器74LS138 re而"1n2F,巧F 161514131211109 74LS138 2345678 Y2 Ao A A2 s,S, S1 yGND 输 输 出 A G 0I AIA A F11111111 0000000 001 011 101 011 111111 A 0 0111 01 1011 10
译码器74LS138
驱动器74LS244 当1、19脚是H时,Y为高阻抗;是L时,Y=A (1) 1G (2) :(18) 1A1 Y1 1Y1 1A24) (16) 1A1 1Y2 1A2 1Y2 1A3」6) 1Y3 1A3 1Y3 1A4 1Y4 1A4 1Y4 2A11 (⑨_2Y1 2A1 2Y1 2A2 2Y2 2A2 2Y2 2A3 2Y3 2A3 2Y3 2A4 Y4 2A417 ③3)2y4 (b)引脚图 a)逻辑电路
(a) 逻辑电路 (18) (16) (14) (12) (9) (7) (5) (3) 1Y3 1Y4 2Y1 2Y2 2Y3 2Y4 1Y2 1Y1 1A3 1A4 2A1 2A2 2A3 2A4 1A2 1A1 ___ 2G ___ 1G (2) (4) (6) (8) (11) (13) (15) (17) (1) (19) 1G 2G 1A3 1A4 2A1 2A2 2A3 2A4 1A2 1A1 1Y3 1Y4 2Y1 2Y2 2Y3 2Y4 1Y2 1Y1 （b）引脚图 驱动器74LS244 当1、19脚是H时，Y为高阻抗；是L时，Y=A
4.2.1.2主存和CPU的连接 数据总线 MDR 读 CPU 写 主存 地址总线 MAR 地址总线AB的位数决定了可寻址的最大内存空间, 数据总线DB的位数与工作频率的乘积正比于最高数据入出量, 控制总线CB指出总线周期的类型和本次入出操作完成的时刻
4.2.1.2 主存和 CPU 的连接 MDR MAR CPU 主 存 读 数据总线 地址总线 写 地址总线AB 的位数决定了可寻址的最大内存空间， 数据总线DB 的位数与工作频率的乘积正比于最高数据入出量， 控制总线CB 指出总线周期的类型和本次入出操作完成的时刻
4.2.1.3.性能指标 (1)存储容量:存放二进制信息的数量 存储容量三存储单元个数*存储字长(按字) 字节数(按字节编址) 目前计算机的存储容量大多以字节数来表示 (2)存取速度:一般采用两种参数描述 a存取时间(TA)指从cPU给出有效地址启动一次存取 (读/写)操作到该操作完成所需的时间。读、写分别 为TAR、TAM。 b存取周期(Tm指连续两次存储器操作之间的最小时 间。间隔略大于T
4.2.1.3. 性能指标 （1）存储容量：存放二进制信息的数量 存储容量 = 存储单元个数 * 存储字长（按字） = 字节数（按字节编址） 目前计算机的存储容量大多以字节数来表示 ( 2 ) 存取速度：一般采用两种参数描述 a. 存取时间(TA) 指从CPU给出有效地址启动一次存取 （读/写）操作到该操作完成所需的时间。读、写分别 为TAR、TAW 。 b.存取周期(Tmc)指连续两次存储器操作之间的最小时 间。间隔略大于TA
(3)带宽:每秒从存储器进出的最大信息量 存取周期反映存储器的带宽 例:TMc=100ns8位数据 带宽为1s/100ns×8b=80Mb/s 提高存储器的带宽的途径 a.缩短存取周期,指制造工艺方面,TTL为100ns;MOS为10ns b.增加储字长 C.增加存储体
（3）带宽：每秒从存储器进出的最大信息量 存取周期反映存储器的带宽 例：TMC＝100ns 8位数据 带宽为1s/100ns×8b=80Mb/s 提高存储器的带宽的途径 a．缩短存取周期，指制造工艺方面,TTL 为100ns;MOS为10ns b．增加储字长 c．增加存储体