第2章增强型花S-5单片机结丬 读锁存器 地址 控制 内部上拉电阻 三、P2口内部结构及使用内部线 引脚 写锁存器锁存器 CLK MUX 1.作为ⅣO端口时 读引脚 控制”信号为“03,多路开关转向锁存器同相输出端Q,输出信 号经内部总线→锁存器输岀端Q→反相器→V管栅极→2管漏极 输出。由于V2管漏极带有上拉电阻,可以提供一定的上拉电流, 负载能力约为4个TTL与非门;作为输入口前,同样需要向锁存器 写入“1”,使反相器输出低电平,V2管截止,即引脚悬空时为高 电平,防止引脚被钳位在低电平。读引脚信号有效后,输入信息 经读引脚三态门电路到内部数据总线
第 2章 增强型MCS-51单片机结构 1. 作为I/O端口时 控制”信号为“0”，多路开关转向锁存器同相输出端Q，输出信 号经内部总线→锁存器输出端Q→反相器→V2管栅极→V2管漏极 输出。由于V2管漏极带有上拉电阻，可以提供一定的上拉电流， 负载能力约为4个TTL与非门；作为输入口前，同样需要向锁存器 写入“1”，使反相器输出低电平，V2管截止，即引脚悬空时为高 电平，防止引脚被钳位在低电平。读引脚信号有效后，输入信息 经读引脚三态门电路到内部数据总线。 三、 P2口内部结构及使用
第2章增强型花S-5单片机结构 2.作为地址总线时 P2口作为地址总线时,“控制”信号为“1”,多路开关转 向“地址”线,地址信息经反相器→V管栅极→漏极输岀 由于P2口输出高8位地址,与PO口不同,无需分时使用,因此 P2口上的地址信息(程序存储器的A15~A8)或数据地址寄存器 高8位DPH保存时间长,无需锁存
第 2章 增强型MCS-51单片机结构 2. 作为地址总线时 P2口作为地址总线时，“控制”信号为“1”，多路开关转 向“地址”线，地址信息经反相器→V2管栅极→漏极输出。 由于P2口输出高8位地址，与P0口不同，无需分时使用，因此 P2口上的地址信息(程序存储器的A15～A8)或数据地址寄存器 高8位DPH保存时间长，无需锁存
第2章增强型花S-5单片 读锁存器 第二功能输出 人内部上拉电阻 引脚 四P3口内部结构及使用<影皮 写锁存器 读引脚 二功能输入 作为第二功能输出时,CPU会自动向锁存器写入“1”,打开与非 ,这时与非门同样等效于一个反相器,第二功能输出信号经与 非门→V2管的栅极→→漏极→P3.X引脚;作为第二功能输入时, 第二功能输出”控制端、锁存器输出端均为“1,与非门输出 低电平,V2管截止,输入信号经引脚→缓冲器→第二功能输入
第 2章 增强型MCS-51单片机结构 作为第二功能输出时，CPU会自动向锁存器写入“1” ，打开与非 门，这时与非门同样等效于一个反相器，第二功能输出信号经与 非门→V2管的栅极→漏极→P3.X引脚；作为第二功能输入时， “第二功能输出”控制端、锁存器输出端均为“1” ， 与非门输出 低电平，V2管截止，输入信号经引脚→缓冲器→第二功能输入。 四、 P3口内部结构及使用
第2章增强型花S-5单片机结构 五、ⅣO口负载能力 Ro R R Pl.X Pl.X 4.3k 9.1R 8XCSX CPU 8XC5X CPU 8XCSX CPU (a) 图2-8P1~P3口驱动三极管电路
第 2章 增强型MCS-51单片机结构 五、 I/O口负载能力 图2-8 P1～P3口驱动三极管电路 8XC5X CPU P1.X RC VCC V (a) 8XC5X CPU P1.X RC VCC V (b) 8XC5X CPU P1.X Re VCC V (c) Rb Rb 4.3 k ～ 9.1 k
第2章增强型花S-5单片机结构 六、读锁存器和读引脚指令 当把P0~P3口作为输入引脚使用时,以JO口作为源操作数 的数据传送指令、算术及逻辑运算指令、位测试转移指令等属 于读引脚指令,如: MOV C.P1.0 将P10引脚信号读到位累加器C中 MOV A. Pl 将P1口的P1.0~P17引脚信号读到 累加器A中
第 2章 增强型MCS-51单片机结构 六、 读锁存器和读引脚指令 当把P0～P3口作为输入引脚使用时，以I/O口作为源操作数 的数据传送指令、算术及逻辑运算指令、位测试转移指令等属 于读引脚指令，如： MOV C, P1.0 ; 将P1.0引脚信号读到位累加器C中 MOV A, P1 ; 将P1口的P1.0～P1.7引脚信号读到 累加器A中