库、程序包 实体( Entity) 结构体 (Architecture 进程 或其它并行结构 配置( Configuration 16
16 库、程序包 实体（Entity） 结构体 （Architecture） 进程 或其它并行结构 配置（Configuration）
实体(说明) 实体(说明) 定义系统的输入输出端口 语法 ENTITY <entity name> Is Generic Declarations Port declarations END <entity name>;(1076-1987 version) END ENTITY <entity_ name>; (1076-1993 version
17 一、实体（说明） 实体（说明）： 定义系统的输入输出端口 语法： ENTITY <entity_name> IS Generic Declarations Port Declarations END <entity_name>; (1076-1987 version) END ENTITY <entity_name> ; ( 1076-1993 version)
1、类属说明 类属说明 确定实体或组件中定义的局部常数。模 块化设计时多用于不同层次模块之间信息的 传递。可从外部改变內部电路结构和规模。 类属说明必须放在端口说明之前 Generic 常数名称:类型[:=缺省值] [常数名称:类型[:=缺省值]
18 1、类属说明 类属说明： 确定实体或组件中定义的局部常数。模 块化设计时多用于不同层次模块之间信息的 传递。可从外部改变内部电路结构和规模。 类属说明必须放在端口说明之前。 Generic ( 常数名称：类型 [：= 缺省值] {常数名称：类型 [：= 缺省值]} )；
类属常用于定义 实体端口的大小 设计实体的物理特性、 总线宽度、 元件例化的数量等 例 entity mck is generic(width: integer: =16) port(add_bus: out std_logic_vector (width-1 downto O)
19 类属常用于定义： 实体端口的大小、 设计实体的物理特性、 总线宽度、 元件例化的数量等。 例： entity mck is generic(width: integer:=16); port(add_bus:out std_logic_vector (width-1 downto 0)); …
例:2输入与门的实体描述 entity and2 is generic(risewidth: time: =1 ns fallwidth: time: =1 ns) port(al: in std_logic a0: in std_logic; ZO: out std_loigc) end entity and2 注:数据类型time用于仿真模块的设计。 综合器仅支持数据类型为整数的类属值
20 例：2输入与门的实体描述 entity and2 is generic(risewidth: time:= 1 ns; fallwidth: time:= 1 ns); port(a1: in std_logic; a0: in std_logic; z0: out std_loigc); end entity and2; 注：数据类型 time 用于仿真模块的设计。 综合器仅支持数据类型为整数的类属值