a)存贮器字长等于m个cPU字,BM=mW/T实际 频宽大于单体多字。 单体多字:并行读出的m个字要地址顺序的存 在于同一主存单元。 多体单字:m个CPU字地址不必顺序存放,只 要不发生冲突。 b)编址模式 M体的编制模式为:m·i+j; 其中1=0,1,··,1-1,表示第i个字; j=0,1, 表示第j个分体;
a)存贮器字长等于m个CPU字，BM =mW/TM。实际 频宽大于单体多字。 •单体多字：并行读出的m个字要地址顺序的存 在于同一主存单元。 •多体单字：m个CPU字地址不必顺序存放，只 要不发生冲突。 b)编址模式 Mj体的编制模式为：m ·i+j； 其中I=0，1，···，l-1，表示第i个字； j=0，1，···，m-1，表示第j个分体；
m模单体多字:一个主存包含的cPU字数 多体单字:分体体数 地址的模4低位交叉编址 模体 地址编址序列 二进制地址码末二位状态 M 0,4,8,12,…,4i+0,· 00 1,5,9,13,……;,4i+1, 01 2,6,10,14,…,4i+2, 10 M3,1,15,…,4+3
m—模 单体多字：一个主存包含的CPU字数 多体单字：分体体数 模体 地址编址序列 二进制地址码末二位状态 M0 M1 M2 M 3 0,4,8, 12,· · ·,4i+0, ··· 1,5,9, 13,· · ·,4i+1, ··· 2,6,10, 14,· · ·,4i+2, ··· 3,7,11, 15,· · ·,4i+3, ··· 00 01 10 11 地址的模4低位交叉编址
4)多体多字交叉 多个存贮体,每个存贮体有CPU字。 上述能并行读出多个CPU字的单体多字和多体 单字或多体多字的交叉存贮主存系统统称为并行 主存系统
4)多体多字交叉 多个存贮体，每个存贮体有CPU字。 上述能并行读出多个CPU字的单体多字和多体 单字或多体多字的交叉存贮主存系统统称为并行 主存系统
2.分析 提高m值,可以提高主存系统的最大频率,但 并不能线性提高实际频率。 原因: 1)模m越高,存贮器数据总线越长,导致传输 延迟增加; 2)系统效率问题,对于顺序取指,效率可以 提高m倍,但遇到转移指令,效率就会下降
2.分析 提高m值，可以提高主存系统的最大频率，但 并不能线性提高实际频率。 原因： 1)模m越高，存贮器数据总线越长，导致传输 延迟增加； 2)系统效率问题，对于顺序取指，效率可以 提高m倍，但遇到转移指令，效率就会下降
3.模型分析 对于m个独立分体的主存系统,处理机发出 串地址为A1,A2…A的访存申请队,在每个主 存周期到来前,申请队被扫描,截取从队头起 的A1,A2,…A的申请序列。申请序列是个在要 求访存申请的k个地址中,没有两个或两个以上 的地址处于同一分体中的最长序列。显然k表示 可以同时访问的分体个数的随机变量,不大于m, 系统效率取决于k的均值B,其值越大,可访问 的分体个数越多,系统效率越高
3.模型分析 对于m个独立分体的主存系统，处理机发出一 串地址为A1,A2,… Aq的访存申请队，在每个主 存周期到来前，申请队被扫描，截取从队头起 的A1,A2,… Ak的申请序列。申请序列是个在要 求访存申请的k个地址中，没有两个或两个以上 的地址处于同一分体中的最长序列。显然k表示 可以同时访问的分体个数的随机变量，不大于m， 系统效率取决于k的均值B，其值越大，可访问 的分体个数越多，系统效率越高