公 例16.2 利用 EPROM2732(4K×8位)、SRAM6116(2K×8位)及译 码器74LS138 ·设计一个存储容量为16 KB ROM和8 KB RAM的存储子系统 要求ROM的地址范围为F8000~ FBFFFH,RAM的地址范围为 FC000H~ FDFFFH。 系统地址总线20位(A0~A19),数据总线8位(D0~D7), 控制信号为RD、WR、MO(低为访问存储器,高为访问 O接口)
例16.2 • 利用EPROM 2732(4K×8位)、SRAM6116(2K×8位)及译 码器74LS138 • 设计一个存储容量为16KB ROM和8KB RAM的存储子系统。 要求ROM的地址范围为F8000H～FBFFFH，RAM的地址范围为 FC000H～FDFFFH。 • 系统地址总线20位(A0～A19)，数据总线8位(D0～D7)， 控制信号为RD、WR、M/IO(低为访问存储器，高为访问 I/O接口)
公 解: (1)所需存储芯片数及地址线的分配 16 KB ROM需用4片2732构成,8 KB RAM需用4片6116构成 2732容量为4K×8位:用12条地址线作片内地址(A0~A11) 用8条地址线作片外地址(A12~A19); 6116容量为2K×8位:用11条地址线作片内地址(A0~A10) 用9条地址线作片外地址(A11~A19) 用7屮LS138作片选译码器,其输入、输出信号的接法依存储 芯片的地址范围要求而定
解: (1) 所需存储芯片数及地址线的分配 16KB ROM需用4片2732构成，8KB RAM需用4片6116构成。 2732容量为4K×8位：用12条地址线作片内地址(A0～A11)； 用8条地址线作片外地址(A12～A19)； 6116容量为2K×8位：用11条地址线作片内地址(A0～A10)； 用9条地址线作片外地址(A11～A19)。 用74LS138作片选译码器，其输入、输出信号的接法依存储 芯片的地址范围要求而定
公 (2)地址范围 A19A18A17A16A15A14A13A12A11A10~A0 1100000~0(F8000H) 1101111-1( FBFFFH) EPROM1-EPROM4(16KB 1110000~0(Fc000H) 1111110011-1( FCFFFH SRAM1、SRAM2(4KB) 1111110100~0(FD000H) 0 111 FDFFFH SRAM3、SRAM4(4KB
(2) 地址范围 A19 A18 A17 A16 A15 A14 A13 A12 A11 A10～A0 1 1 1 1 1 0 0 0 0 0 ～ 0 (F8000H) … 1 1 1 1 1 0 1 1 1 1 ～ 1 (FBFFFH) EPROM1～EPROM4(16KB) 1 1 1 1 1 1 0 0 0 0 ～ 0 (FC000H) … 1 1 1 1 1 1 0 0 1 1 ～ 1 (FCFFFH) SRAM1、SRAM2(4KB) 1 1 1 1 1 1 0 1 0 0 ～ 0 (FD000H) … 1 1 1 1 1 1 0 1 1 1 ～ 1 (FDFFFH) SRAM3、 SRAM4(4KB)
公 图162例16.2逻辑图 A EPROM日 EPROM2 dEPROM3日EROM/: SRAM1日SRAM2日SRAM3日sRAM4 2732 2732 22732 2732 10 6116 6116 6116 An(4×8)(4×8)(4K8)日(4Kx8)D0(2×8)(2xX×8)(2×8)日(2x8)AD CE OE CE OE 1丽区丽区丽区oD WR 74LS138 A A13 B A14 C A A16 A17 18 YYYYY M/IO qG2B A A
图16.2 例16.2逻辑图
公 16.216位/32位64位存储器接口 1.16位存储器接口结构 ·对于CPU的外部数据总线为16位的微机系统(如 8086、80186、80286系统),存储器一般由两个8 位宽的存储体来构成,以便既支持8位(字节)操 作,又支持16位(字)操作 ·例如,对于8086微机系统,是将220=1MB物理 地址空间的存储器分为偶地址存储体(偶体)和奇地 址存储体(奇体)两个8位宽度的存储体,并把偶体 的8位数据线与16位数据总线的低8位(D0~D7)相 连,奇体的8位数据线与16位数据总线的高8位 D8~D15)相连,如图1643所示
1. 16位存储器接口结构 • 对于CPU的外部数据总线为16位的微机系统(如 8086、80186、80286系统)，存储器一般由两个8 位宽的存储体来构成，以便既支持8位(字节)操 作，又支持16位(字)操作。 • 例如，对于8086微机系统，是将220＝1MB物理 地址空间的存储器分为偶地址存储体(偶体)和奇地 址存储体(奇体)两个8位宽度的存储体， 并把偶体 的8位数据线与16位数据总线的低8位(D0～D7)相 连，奇体的8位数据线与16位数据总线的高8位 (D8～D15)相连，如图16.43所示。 16.2 16位/32位/64位存储器接口