第6章 时序逻辑电路的设计
1 第6章 时序逻辑电路的设计
6设计时序逻辑电路的原则: ·1使用MSI电路设计 ①芯片的数量越少越好; ②芯片的种类越少越好; ③连线越少越好. ·2用LSI(大规模)集成电路设计时序逻辑电路: 使用FF和门的数量越少越好,因为这些器件的数量,在 S片中占用资源。所以占用芯片资源越少越好
2 6.1设计时序逻辑电路的原则: • 1.使用MSI电路设计: • ①芯片的数量越少越好; • ②芯片的种类越少越好; • ③连线越少越好. • 2.用LSI(大规模)集成电路设计时序逻辑电路: • 使用FF和门的数量越少越好，因为这些器件的数量，在 LSI芯片中占用资源。所以占用芯片资源越少越好
62时序逻辑电路的设计方法与步骤 1时序逻辑电路的设计方法 用术语把一个一般的时序电路分成几个基本部件 (方框图)及其输入输出变量; 根据问题要求得到时序状态图; 对于具体的计数态序要转换成状态转换表(又叫次 态表) 确定选用的FF,并得到状态转换表: 用卡诺图方法推导时序逻辑的要求的表达式; 按具体态序实现时序逻辑图
3 6.2时序逻辑电路的设计方法与步骤 1.时序逻辑电路的设计方法 • 用术语把一个一般的时序电路分成几个基本部件 (方框图)及其输入输出变量; • 根据问题要求得到时序状态图; • 对于具体的计数态序要转换成状态转换表(又叫次 态表); • 确定选用的FF，并得到状态转换表; • 用卡诺图方法推导时序逻辑的要求的表达式; • 按具体态序实现时序逻辑图
2时序逻辑电路的设计步骤(I) 对问题进行逻辑抽象,得出状态转换图和状态转换表; (1)分析给定的问题,确定输入变量、输出变量及电路状态数; (2)定义输入输出逻辑壮态和每个电路壮态的含义并将电路 壮态的顺序编号; (3)按题意列出状态转换表或状态转换图; 状态化简将等价状态合并求最简的状态转换图;
4 2.时序逻辑电路的设计步骤(Ⅰ) • 对问题进行逻辑抽象,得出状态转换图和状态转换表; (1)分析给定的问题,确定输入变量、输出变量及电路状态数; (2)定义输入/输出逻辑壮态和每个电路壮态的含义并将电路 壮态的顺序编号; (3)按题意列出状态转换表或状态转换图; • 状态化简,将等价状态合并,求最简的状态转换图;
2时序逻辑电路的设计步骤(工 状态分配(状态编码)时序逻辑电路是以FF状态的不同组 合表示的, (1)确定FF的数目, (2)共有多少个状态:2m1M2; A.M<2情况下:从2n个状态截短出M个状态; B.M个状态的情况下,排列顺序有多少种; 确定FF的类型,求电路的状态方程、驱动方程、输出方程; 画出逻辑电路图, 检查能否自启动
5 2.时序逻辑电路的设计步骤(Ⅱ) • 状态分配(状态编码):时序逻辑电路是以F.F.状态的不同组 合表示的, (1)确定F.F.的数目, (2)共有多少个状态: 2n–1<M≤2 n ; A. M<2n 情况下:从2 n个状态截短出M个状态; B. M个状态的情况下,排列顺序有多少种; • 确定F.F.的类型,求电路的状态方程、驱动方程、输出方程; • 画出逻辑电路图, • 检查能否自启动