Microprocessor-DRAM性能差异 ·利用 caches缓解微处理器与存储器性能上的差异 Microprocessor-DRAM性能差异 time of a full cache miss in instructions executed 1st alpha 340 ns/ 5.0ns 68 clks x 2 or 136 Instructions 2nd alpha 266 ns/3.3 ns =80 clks x 4 or 320 Instructions Brd alpha 180ns/1.7ns=108cksx6or648 Instructions 2021-2-4 计算机体系结构
Microprocessor-DRAM性能差异 • 利用caches缓解微处理器与存储器性能上的差异 • Microprocessor-DRAM 性能差异 − time of a full cache miss in instructions executed 1st Alpha : 340 ns/5.0 ns = 68 clks x 2 or 136 instructions 2nd Alpha : 266 ns/3.3 ns = 80 clks x 4 or 320 instructions 3rd Alpha : 180 ns/1.7 ns =108 clks x 6 or 648 instructions 2021-2-4 计算机体系结构 7
存储系统的设计目标 Workload or Benchmark programs Processor reference stream <op, addr, <op, addr, <op, addr, < op, addr op: i-fetch, read, write Memory 通过优化存储系绕的组织来使得针对型应 用平均访存时同最短 MEM 2021-2-4 计算机体系结构
Processor $ MEM Memory reference stream <op,addr>, <op,addr>,<op,addr>,<op,addr>, . . . op: i-fetch, read, write 通过优化存储系统的组织来使得针对典型应 用平均访存时间最短 Workload or Benchmark programs 存储系统的设计目标 2021-2-4 计算机体系结构 8
基本解决方法:多级层次结构 ·多级分层结构 Mn M2 CPU M1速度最快,容量最小,每位价格最高 Mn速度最慢,容量最大,每位价格最低 ·并行 ·存储系统接近M1的速度,容量和价格接近Mn 2021-2-4 计算机体系结构
基本解决方法：多级层次结构 • 多级分层结构 − M1 速度最快，容量最小，每位价格最高 − Mn速度最慢，容量最大，每位价格最低 • 并行 • 存储系统接近M1的速度，容量和价格接近Mn 2021-2-4 计算机体系结构 9 CPU M1 M2 Mn ………
计算机系统的多级存储层次 L3 CPU Registe LCACHE CACHE CACHE MEMORY lo device Server 300ps 1ns3-10ns10-20ns50-100ns5-10ms 1000B 64KB256K2-4MB4-16GB 4-16TB CPU Register LCACHE CACHE MEMORY lo device PMD 500ps 2ns10-20ns50-100ns 25-50s 500B 64KB256K 256-512MB4-8GB 2021-2-4 计算机体系结构
计算机系统的多级存储层次 2021-2-4 计算机体系结构 10 CPU Register MEMORY I/O device L1 C A C H E L2 C A C H E L3 C A C H E 300ps 1ns 3-10ns 10-20ns 50-100ns 5-10ms 1000B 64KB 256K 2-4MB 4-16GB 4-16TB CPU Register MEMORY I/O device L1 C A C H E L2 C A C H E 500ps 2ns 10-20ns 50-100ns 25-50μs 500B 64KB 256K 256-512MB 4-8GB Server PMD
存储层次工作原理: Locality! 应用程序局部性原理:给用户 个采用低成本技术达到的存储容量.(容量大,价格低) 一个采用高速存储技术达到的访问速度.(速度快) Temporal Locality(时间局部性): =>保持最近访问的数据项最接近微处理器 Spatial Locality(空间局部性): →以由地址连续的若干个字构成的块为单位,从低层 复制到上一层 Lower level To Processor Upper Level Memory Memory BlkⅩ From processor Blk y 2021-2-4 计算机体系结构
存储层次工作原理： Locality! • Temporal Locality (时间局部性): =>保持最近访问的数据项最接近微处理器 • Spatial Locality (空间局部性): Þ以由地址连续的若干个字构成的块为单位，从低层 复制到上一层 2021-2-4 计算机体系结构 11 Lower Level Upper Level Memory Memory To Processor From Processor Blk X Blk Y • 应用程序局部性原理: 给用户 − 一个采用低成本技术达到的存储容量. （容量大，价格低） − 一个采用高速存储技术达到的访问速度.（速度快）