§3同步时序电路的设计 ■设计:文字描述→状态图→逻辑图 同步时序电路的设计步骤: 形成原始状态图和状态表 状态化简 求控制函数和输出函数 一画逻辑图
§3.同步时序电路的设计 ◼ 设计：文字描述 状态图 逻辑图 ◼ 同步时序电路的设计步骤： – 形成原始状态图和状态表 – 状态化简 – 求控制函数和输出函数 – 画逻辑图
§31形成原始状态图和状态表 例1:X为控制端,求一个五状态加1加2计数器。 X=0时,计数顺序:o→1+2÷3>4>0 X=1时,计数顺序:0→2>4>1→3>0+少 34 340 340 3 状态图 状态表
§3.1形成原始状态图和状态表 例1：X为控制端，求一个五状态加1、加2计数器。 X=0时，计数顺序：0→1→2→3→4→0→.. X=1 时，计数顺序：0→2→4→1→3→0→.. 1 2 3 0 4 1 2 2 3 3 4 4 0 0 1 Q X n 0 1 0 1 2 3 4 状态图 状态表 0 0 0 0 0 1 1 1 1 1
§3.1形成原始状态图和状态表 例2:设计101序列检测器 输入:X=O1o1o11o1 输出:z1=0001o10O1 或Z2=00o100o01 Z1是可重叠检测,Z2检测到一个序列 后要归o,不可重叠检测
§3.1形成原始状态图和状态表 例2：设计101序列检测器 输入：X＝010101101 输出: Z1＝000101001 或Z2＝000100001 Z1是可重叠检测，Z2检测到一个序列 后要归0，不可重叠检测
§3.1形成原始状态图和状态表 分析输出为z1的情况: 初始状态为A态 来o,保持A态,Z=0 来1,是序列首位,进入B态,Z=0 处于B态 来O,“10”是序列第二位,电路进入C状态,Z=0 来1,还是序列首位,保持B态,Z=0 处于C态 来O,“100不是要检测序列,回到A态重新开始,Z=0 来1,“101”,检测到一个序列,进入D态,Z=1 处于D态 来o,是新序列的“10”,回到C态,Z=0 来1,是新序列的“1”,进入B态,Z=0
◼ 分析输出为Z1的情况： – 初始状态为A态 ◼ 来0，保持A态，Z=0 ◼ 来1，是序列首位，进入B态，Z=0 – 处于B态 ◼ 来0， “10”是序列第二位，电路进入C状态，Z=0 ◼ 来1，还是序列首位，保持B态，Z=0 – 处于C态 ◼ 来0， “100”不是要检测序列, 回到A态重新开始, Z=0 ◼ 来1， “101” ，检测到一个序列，进入D态，Z=1 – 处于D态 ◼ 来0，是新序列的“10”，回到C态，Z=0 ◼ 来1，是新序列的“1”，进入B态，Z=0 §3.1形成原始状态图和状态表
D O/0 A A/o O/0 B C/o O/0 C Ao BBDB A B DC/o 0/0 Z1的原始状态图 Z1的原始状态表 BD状态输出与次态均 相同,可以合并。 X/Z A/o A B BB 1-/-/ 00 0/0 1/O B C/o 合并后的状态图 CA/oB/
A 1/0 0/0 1/1 1/0 0/0 C B D 0/0 1/0 x/z 0/0 A/0 B/0 C/0 B/0 A/0 D/1 C/0 B/0 X Qn 0 1 A B C D A 1/0 0/0 0/0 C B 0/0 1/0 x/z A/0 B/0 C/0 B/0 A/0 B/1 X Qn 0 1 A B C 1/1 Z1的原始状态图 Z1的原始状态表 BD状态输出与次态均 相同，可以合并。 合并后的状态图