74LS373锁存器逻辑电路和引脚图 输出 控制(1) (3) -1Q 4 D d 3D Q 4Q (13) IQ Q (14) 3Q (15) 40 6Q SD (16 6D 7Q (18) 7Q (a)逻辑电路 (b)引脚图 16
16 74LS373锁存器逻辑电路和引脚图
表6-174LS373的真值表 使能G输出允许OE 输入 输出Q HHL LLLH LH× H Z H为高电肀,L为低电,O为原状态,老为高阻扰,×为 任意值。 74LS373锁存器主要用于锁存地址信息、数据信息以及 DMA页面地址信息等。 常用的锁存器还有74LS273,573, Intel8282和8283等
17 表6-1 74LS373的真值表 H为高电平，L为低电平，Q0为原状态，Z为高阻抗，×为 任意值。 74LS373锁存器主要用于锁存地址信息、数据信息以及 DMA页面地址信息等。 常用的锁存器还有74LS273，573，Intel 8282和8283等 使能G 输出允许OE 输入 输出Q H L L L H L H H L L × Q0 × H × Z
缓冲器74LS244 三态输出的八缓冲器和线驱动器; 8个输入端,分为二路—1A1~1A4,2A1~2A4 8个输出端,分为二路—1Y1~1Y4,2Y1~2Y4; 分别由2个门控信号1G和2G控制;G和2G为低, 芯片工作,Y=A; 74LS24缓冲后,输入信号被驱动,输出信号的 驱动能力加大了; 常用的缓冲器还有74LS240和74LS241等 18
18 二、缓冲器74LS244 三态输出的八缓冲器和线驱动器； 8个输入端，分为二路—1A1～1A4，2A1～2A4； 8个输出端，分为二路—1Y1～1Y4，2Y1～2Y4； 分别由2个门控信号 和 控制； 和 为低， 芯片工作，Y = A； 74LS244缓冲后，输入信号被驱动，输出信号的 驱动能力加大了； 常用的缓冲器还有74LS240和74LS241等。 1G 2G 1G 2G
74LS244缓冲器逻辑电路和引脚图 剑尚爸岛尚普 lAl 1YI 777 1A2 1Y2 1A3 1Y3 1A4 lYe 2A1 2Y1 2A2 2Y2 2A3 2Y3 2A4 2Y4 11i2i3i4i5i i9 i10 IG 2G IG IAl 2Y4 1A2 2Y3 1A3 2Y2 1A4 2Y1 GND (a)逻辑电路 (b)引脚图
19 74LS244缓冲器逻辑电路和引脚图
三、数据收发器74LS245 三态输出的8总线收发器; 16个双向传送的数据端,A1~A8,B1~B8; 两个控制端—使能端G和方向控制端DIR 芯片的功能见表6-2 表6-274LS245的真值表 使能G 方向控制DR 传送方向 B→→A L LH H A→B H 隔开 通常用于数据的双向传送、缓冲和驱动。 常用的数据收发器还有74LS243、 Intel8286、 Intel8287等 20
20 三、数据收发器74LS245 三态输出的8总线收发器； 16个双向传送的数据端，A1~A8，B1~B8； 两个控制端—使能端 和方向控制端DIR； 芯片的功能见表6-2。 表6-2 74LS245的真值表 通常用于数据的双向传送、缓冲和驱动。 常用的数据收发器还有74LS243、Intel 8286、Intel 8287等 使能 方向控制DIR 传送方向 L L B→A L H A→B H × 隔开 G G G