第六章中断控制器、DMA控 制器和计数器/定时器
第六章 中断控制器、DMA控 制器和计数器/定时器
§6.1中断控制器8259A 8259A的引脚信号,编程结构和工作原理 1、8259A的外部引脚信号 和CPU相连 DO~D7:数据线 INT:中断请求(8259A→CPU INTA:中断响应信号 RD:读信号 WR:写信号 CS:片选信 A0:片内端口选择
§6.1 中断控制器8259A 一、8259A的引脚信号，编程结构和工作原理 1、8259A的外部引脚信号 ◼ 和CPU相连 D0～D7：数据线 INT：中断请求（8259A→CPU） A0：片内端口选择 INTA：中断响应信号 RD：读信号 WR：写信号 CS：片选信号
和外设相连 IR7~IR0:中断请求(外设→8259A) 和同类芯片相连 CAS0~CAS2:指出具体从片 SP/EN:主/从片选择(输入)或启动总线驱动器 (输出) 2、8259A的编程结构和工作原理 编程结构 7个寄存器1作命令字WwB控制部件 IRR:中断请求寄存器 PR:中断优先级裁决器处理部件 ISR:中断服务寄存器
◼ 和外设相连 IR7～IR0：中断请求（外设→8259A） ◼ 和同类芯片相连 CAS0~CAS2：指出具体从片 SP/EN：主/从片选择（输入）或启动总线驱动器 （输出） 2、8259A的编程结构和工作原理 ◼ 编程结构 7个寄存器 初始化命令字ICW1~ICW4 操作命令字OCW1~OCW3 控制部件 IRR：中断请求寄存器 PR：中断优先级裁决器 ISR：中断服务寄存器 处理部件
INTA WR SP/ AD,AD D、-D IR 如为8086 当前中 IR 则连总线的A 优先级 屮断请求 断服务 8086或如为88 拔决器 寄存器 TR 连总线的A L寄子器 IR 【R 7CW1(芯片控制) IR LI.TIM:ADI SNGL IC,匚中断屏蔽齐作乔 CW2(类型 请求级别区Fm0 ICW (F/ 译码器P+cS OESMMISMMO1PRRRISH ICW4(方式控制 oooSFNM BU TM/SAEoI INTR INT 图6.38259A的编程结构
8259A对外部中断的处理过程 ①IRR接收中断请求并锁存; ②IMR决定是否此请求通过; ③中断优先级裁决器把新请求和正在处理的中断进行 比较,如新中断优先级高,则向CPU发中断请求 若IF=1,则CPU执行完当前指令后响应此中断,即 从INTA引脚回送两个负脉冲; 二个空喇状念 T,I T2T TITIITIIT T2t,ta CLK 几L ALE INTA AD-"ADo 中断 图2.188086的中断响应总线周期
◼ 8259A对外部中断的处理过程： ① IRR接收中断请求并锁存； ② IMR决定是否此请求通过； ③ 中断优先级裁决器把新请求和正在处理的中断进行 比较，如新中断优先级高，则向CPU发中断请求； ④ 若IF=1，则CPU执行完当前指令后响应此中断，即 从INTA引脚回送两个负脉冲；