第8章TMS320C54x的硬件设计 ③采用双电源供电 由TPS73HD318芯片组成的双电源电路。 R2 100k 100k TPS73HD318 ReSet to DSP NC 1GND NC ITEN FB/SENSE 25 24 DD 1IN 10UT N 23 TMs320v5402 ZRESET 22 D 2GND 2033 D2AgN N 20Ur8 1212N 20U17 C1 1HF 33 GND 2021年2月22日 DSP原理及应用
2021年2月22日 DSP原理及应用 26 NC 1RESET NC NC 1GND NC 1EN FB/SENSE 1IN 1OUT 1IN 1OUT NC 2RESET NC NC 2GND NC 2EN 2SENSE 2IN 2OUT 2IN 2OUT NC NC NC NC C3 33F 3.3V 1234567910111213 171516 814 CVDD TMS320VC5402 DVDD GND & 1819202122232425262728 1.8V D2 D3 C2 33F C1 1F C0 1F 5V R1 100k R2 100k PG TPS73HD318 RESET to DSP DL5817 DL4148 DL4148 D1
第8章TMS320C54x的硬件设计 8.2DSP系统的基本设计 8.2.2复位电路的设计 C54x的复位输入引脚RS为处理器提供了一种 硬件初始化的方法它是一种不可屏藏的外部中断 可在任何时候对C54x进行复位。 当系统上电后,RS引脚应至少保持5个时钟周 期稳定的低电平,以确保数据、地址和控制线的正 确配置。复位后(RS回到高电平),CPU从程序存储 器的FF8OH单元取指,并开始执行程序。 2021年2月22日 DSP原理及应用
2021年2月22日 DSP原理及应用 27
第8章TMS320C54x的硬件设计 8.2.2复位电路的设计 C54x的复位分为软件复位和硬件复位。 软件复位:是通过执行指令实现芯片的复位 硬件复位:是通过硬件电路实现复位。 硬件复位有以下几种方法: ●上电复位 ●手动复位 ●自动复位 2021年2月22日 DSP原理及应用 28
2021年2月22日 DSP原理及应用 28
第8章TMS320C54x的硬件设计 8.2.2复位电路的设计 1.上电复位电路 上电复位电路是刹用RC电路的延迟特性来产生 复位所需要的低电平时间。 由RC电路和施密特触发器组成。 R 74Hc14 TMS320054x 1 1了 2021年2月22日 DSP原理及应用
2021年2月22日 DSP原理及应用 29 TMS320C54x RS 1 1 C R VCC 74HC14
第8章TMS320C54x的硬件设计 1.上电复位电路 上电瞬间由于电容C上的电压不能突变使RS 仍为低电平芯片处于复位状态同时通过电阻R对 电容进行充电充电时间常数由R和C的乘积确定。 为了使芯片正常初始化,通常应保证RS低电平 的时间至少持续3个外部时钟周期。但在上电后系 统的晶体振荡器通常需要100200s的稳定期因此 由RC决定的复位时间要大于晶体振荡器的稳定期。 为了防止复位不完全,RC参数可选择大一些。 2021年2月22日 DSP原理及应用
2021年2月22日 DSP原理及应用 30