常用的组合逻辑电路 加法器 译码器 编码器 多路选择器 移位器 计算机组成原理
计算机组成原理 16 第一章 Y Y (A B C) (B C D) Y ABC BCD = = + + + + = ＋ 图9用卡诺图化简成或－与表达式 常用的组合逻辑电路 加法器 译码器 编码器 多路选择器 移位器
1、半加器和全加器 HA B 分为半加器和全加器两种 半加器有两个输入端和两个输出端 半加器的逻辑表达式: S=AOB C=AB 输入信号 输出信号 B C 000 计算机组成原理 17
计算机组成原理 17 1、半加器和全加器 分为半加器和全加器两种 半加器有两个输入端和两个输出端 半加器的逻辑表达式： S = AB C = AB HA A B S C 输入信号 输出信号 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1
全加器 进位输入Ci,进位输出Co。 逻辑表达式: 输入信号 输出信号 A B 0 0 000 C0101010 000010 0100 s=ABCi+A BCi+AB Ci+ABCi= AoBoCi Co=abci+aB Ci+AB Ci+ABCi=AB+BCi+aci 计算机组成原理 18
计算机组成原理 18 全加器 进位输入Ci，进位输出Co。 逻辑表达式： FA A Ci B S Co S = A B Ci +A BC i +A B C i +ABCi = ABCi Co = A B Ci + A B Ci+ABC i +ABCi = AB + BCi + ACi 输入信号 输出信号 A B Ci S Co 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1
2、编码器 编码器有2n个输入信号,n个输出信号,输入信 号中只有一个是有效的电平 D7 D6 D5 D4 D3 D2 D1 DO A2 A1 AO D7 00000001 000 D6 DS 0000010 0000 010 编 D4 0000100 011 码 D3 0001000 器 AO D2 00100000 DI 01000000 10 10000000 l11 DO 计算机组成原理 19
计算机组成原理 19 2、编码器 编码器有2 n个输入信号，n个输出信号，输入信 号中只有一个是有效的电平 D7 D6 D5 D4 D3 D2 D1 D0 8-3 编 码 器 A0 A1 A2 D7 D6 D5 D4 D3 D2 D1 D0 A2 A1 A0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 1 0 1 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 1 1 1
3、译码器 n个输入信号的译码器有2n个输出信号 每个输出信号对应于n个输入信号的一种编码 输出信号中只有一个处于有效状态 通常还有一个输出许可信号(EN) A2 Al AO EN D7 D6 D5 D4 D3 D2 D1 DO A2 D7 000100000001 Al 3-8 D6 0011100000010 AO 00000100 译码器 0111100001000 D3100100010000 100100000 DI DO 10000000 ⅹxx000000000 计算机组成原理
计算机组成原理 20 3、译码器 n个输入信号的译码器有2 n个输出信号 ◼ 每个输出信号对应于n个输入信号的一种编码 ◼ 输出信号中只有一个处于有效状态 ◼ 通常还有一个输出许可信号（EN） A2 A1 A0 EN D7 D6 D5 D4 D3 D2 D1 D0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 1 0 0 0 1 1 1 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 0 1 0 1 1 0 0 1 0 0 0 0 0 1 1 0 1 0 1 0 0 0 0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 x x x 0 0 0 0 0 0 0 0 0 D7 D6 D5 D4 D3 D2 D1 D0 A0 A1 A2 EN 3-8 译 码 器