1-2-2VHDL程序的编译 (1)若文件没有打开,需首先打开要编译的VHDL文件; (2)将目前的文件设置成工程文件;点击Fil选项,光标移到子菜单的 Project项停留几秒钟,屏幕上会出现下一级菜单,点击 Set Project to Current file (3)打开编译器;点击主菜单MAX+ plus ll/ Compiler选项,屏幕上就出现编译 对话框。 (4)开始编译;完成了上述编译前的准备及必要的设置工作,点击编译对话框 中的 Start按钮,编译即开始。 以与门的设计为例讲述具体过程
1-2-2 VHDL程序的编译 （1）若文件没有打开，需首先打开要编译的VHDL文件； （2）将目前的文件设置成工程文件；点击File选项，光标移到子菜单的 Project项停留几秒钟，屏幕上会出现下一级菜单，点击SetProject to Current File （3）打开编译器；点击主菜单MAX+plusⅡ/Compiler选项，屏幕上就出现编译 对话框。 （4）开始编译；完成了上述编译前的准备及必要的设置工作，点击编译对话框 中的Start按钮，编译即开始。 以与门的设计为例讲述具体过程
1-2-3VHDL语言程序的仿真 仿真是为了验证我们所编写的VHDL程序的功能是否正确 1)首先生成仿真波形文件 (a)打开波形编辑器;点击主菜单的MAX+plus/ Waveform edito选项,就 可在屏幕上显示波形编辑器窗口。在未输入信号名以前,整个窗口是空 白的。 (b)确定仿真持续时间(Fie/ nd Time) (c)选则输入输出端口名; (d)编辑输入信号波形; (e)信号波形编辑完成后,需存盘为仿真使用,文件名采取默认方式即可
1-2-3 VHDL语言程序的仿真 仿真是为了验证我们所编写的VHDL程序的功能是否正确。 （1）首先生成仿真波形文件 （a）打开波形编辑器；点击主菜单的MAX+plusⅡ/Waveform Editor选项，就 可在屏幕上显示波形编辑器窗口。在未输入信号名以前，整个窗口是空 白的。 （b）确定仿真持续时间（File/End Time）。 （c）选则输入输出端口名； （d）编辑输入信号波形； （e）信号波形编辑完成后，需存盘为仿真使用，文件名采取默认方式即可
(2)打开仿真器;点击主菜单MAX+ plus ll Simulator项,此时弹出 Simulator 对话框。点击对话框的 Start按钮,仿真即开始。在仿真结束后打开仿真波 形文件(点击右下角的 Open SCF按钮)即可以显示仿真结果 (以与门的设计为例讲述具体过程)
（2）打开仿真器；点击主菜单MAX+plusⅡ\Simulator项，此时弹出Simulator 对话框。点击对话框的Start按钮，仿真即开始。在仿真结束后打开仿真波 形文件（点击右下角的OpenSCF按钮）即可以显示仿真结果。 (以与门的设计为例讲述具体过程)
1-2-4芯片的时序分析 仿真结果从波形上来看,很难给出定量的信号延迟关系,这一点时序分析却能 直观地用表来进行显示 (1)选择要下载的器件型号;(点击主菜单的 Assign/Device项得到 Device对话框) (2)需要再编译一次。 (3)打开时序仿真器 (点击 Timing Analyzer选项) (4)最后点击 Start按钮后,时序分析器开始启动。 (以与门的设计为例讲述具体过程)
1-2-4 芯片的时序分析 仿真结果从波形上来看，很难给出定量的信号延迟关系，这一点时序分析却能 直观地用表来进行显示。 （1）选择要下载的器件型号； （2）需要再编译一次。 (点击主菜单的Assign/Device项得到Device对话框) （3）打开时序仿真器； (点击Timing Analyzer选项 ) （4）最后点击Start按钮后，时序分析器开始启动。 (以与门的设计为例讲述具体过程)
1-2-5安排芯片脚位 为了将程序下载到芯片,需安排芯片脚位。 (1)打开芯片脚位设置器;(MAX+ plus II/ Floorplan Editor)) (2)将实体定义的端口名字和下载芯片的管脚进行具体对应; (3)最后再进行一次编译。 教学演示片
1-2-5 安排芯片脚位 为了将程序下载到芯片，需安排芯片脚位。 （1）打开芯片脚位设置器； (MAX+plusⅡ/Floorplan Editor) （2）将实体定义的端口名字和下载芯片的管脚进行具体对应； （3）最后再进行一次编译。 教学演示片