3.2.3主存器组成实例 W4006AF构成的80386主存储器简图 1M×4位×8 W4006 DRAM A2-A31 双向数据线D0-31
3.2.3主存储器组成实例 W4006AF构成的80386主存储器简图
(1)W40064F的外特性 ①可以控制两个存储体交叉访问; ②可以对256KB16MB的DRAM片子进行访问; ③最多可控制128个DRAM片子; ④采用CAS在RAS之前的刷新方式 (2)主存储器组成 有4个存储模块,每个模块存储容量为1M×32位
(1)W4006AF的外特性 ① 可以控制两个存储体交叉访问； ② 可以对256KB—16MB的DRAM片子进行访问； ③ 最多可控制128个DRAM片子； ④ 采用CAS在RAS之前的刷新方式。 (2)主存储器组成 有4 个存储模块，每个模块存储容量为1M×32位
3.2.4高性能的主存储器 1. EDRAM片 EDRAM芯片又称增强型DRAM芯片,它在DRAM 芯片上集成了一个SRAM实现的小容量高速缓冲存储器 ,从而使DRAM芯片的性能得到显著改进。 IM×4位 EDRAM芯片的结构框图
3.2.4高性能的主存储器 1.EDRAM芯片 EDRAM芯片又称增强型DRAM芯片，它在DRAM 芯片上集成了一个SRAM实现的小容量高速缓冲存储器 ，从而使DRAM芯片的性能得到显著改进。 1M×4位EDRAM芯片的结构框图
以SRAM保存一行内容的办法,对成块传送非常有利。如果 连续的地址高11位相同,意味着属于同一行地址,那么连续 变动的9位列地址就会使SRAM中相应位组连续读出,这称为 猝发式读取。 EDRAM的这种结构还带来另外两个优点: ●在SRAM读出期间可同时对DRAM阵列进行刷新。 ●芯片内的数据输出路径与输入路径是分开的,允许在写操 作完成的同时来启动同一行的读操作
以SRAM保存一行内容的办法，对成块传送非常有利。如果 连续的地址高11位相同， 意味着属于同一行地址，那么连续 变动的9位列地址就会使SRAM中相应位组连续读出，这称为 猝发式读取。 EDRAM的这种结构还带来另外两个优点： ●在SRAM读出期间可同时对DRAM阵列进行刷新。 ●芯片内的数据输出路径与输入路径是分开的，允许在写操 作完成的同时来启动同一行的读操作
2. EDRAM内存条 片 EDRAM的容量为M×4位,8片这样的芯片可组成M×32 位的存储模块 8个芯片共用片选信号Sel、行选通信号RAS、刷新信号 Ref和地址输入信号A0A10
2.EDRAM内存条 一片EDRAM的容量为1M×4位，8片这样的芯片可组成1M×32 位的存储模块。 8个芯片共用片选信号Sel、行选通信号RAS、刷新信号 Ref和地址输入信号A0—A10