钱晓捷,微机原理与接口技术第4版—基于IA-32处理器和32位汇编语言 第6章 存储系统 6.1存储系统层次结构 6.2主存储器 6.3高速缓冲存储器 Cache 6.4存储管理
钱晓捷，微机原理与接口技术·第4版——基于IA-32处理器和32位汇编语言 第 6 章 存储系统 6.1 存储系统层次结构 6.2 主存储器 6.3 高速缓冲存储器Cache 6.4 存储管理
概61存储系统层次结构 骂>存储系统 置·容量越大越好 术 速度较快越好 价格(成本)越低越好 版>当前制造工艺的存储器件: 械·工作速度较快的存储器,单位价格却较高; 亚●容量较大的存储器,虽然单位价格较低,但存 出 取速度又较慢 各种存储器件需要相互配合形成完整的存储系统
微 机 原 理 与 接 口 技 术 · 第 4 版 机 械 工 业 出 版 社 6.1 存储系统层次结构 ➢存储系统 容量越大越好 速度较快越好 价格（成本）越低越好 ➢当前制造工艺的存储器件： 工作速度较快的存储器，单位价格却较高； 容量较大的存储器，虽然单位价格较低，但存 取速度又较慢 各种存储器件需要相互配合形成完整的存储系统
6.1.1技术指标 粤1.存储容量 ●主存存储容量:以字节B(Byte)为基本单位 术 半导体存储器芯片:以位b(Bit)为基本单位 第·存储容量以20=102规律表达K,MB,GB和TB 厂商常以103=1000规律表达KB,MB,GB和TB 撷2.存取速度 业·存取时间:发出读/写命令到数据传输操作完成 所经历的时间 存取周期:两次存储器访问所允许的最小时间 间隔 存储器主要用容量、速度和成本来评价
微 机 原 理 与 接 口 技 术 · 第 4 版 机 械 工 业 出 版 社 6.1.1 技术指标 1. 存储容量 主存存储容量：以字节B（Byte）为基本单位 半导体存储器芯片：以位b （Bit）为基本单位 存储容量以2 10＝1024规律表达KB，MB，GB和TB 厂商常以103＝1000规律表达KB，MB，GB和TB 2. 存取速度 存取时间：发出读/写命令到数据传输操作完成 所经历的时间 存取周期：两次存储器访问所允许的最小时间 间隔 存储器主要用容量、速度和成本来评价
概612层次结构 粤>寄存器 接 处理器内部的存储单元 技 术 高速缓存( Cache) 第·完全用硬件实现主存储器的速度提高 版>主存储器 机·存放当前运行程序和数据,采用半导体存储器 械 构成 出辅助存储器 版 社 磁记录或光记录方式 磁盘或光盘形式存放可读可写或只读内容 以外设方式连接和访问 示意图
微 机 原 理 与 接 口 技 术 · 第 4 版 机 械 工 业 出 版 社 6.1.2 层次结构 ➢寄存器 处理器内部的存储单元 ➢高速缓存（Cache） 完全用硬件实现主存储器的速度提高 ➢主存储器 存放当前运行程序和数据，采用半导体存储器 构成 ➢辅助存储器 磁记录或光记录方式 磁盘或光盘形式存放可读可写或只读内容 以外设方式连接和访问 示意图
薇613局部性原理 理>层次结构解决存储器件的容量、速度和价格矛盾 授>出色效率来源于存储器访问的局部性原理: 处理器访间存储器时,所访间的存储单元在一段 第时间内都趋向于一个较小的连续区域中 版>空间局部:紧邻被访问单元的地方也将被访问 机>时间局部:刚被访间的单元很快将再次被访问 E>程序运行过程中,绝大多数情况都能够直接从快 速的存储器中获取指令和读写数据;当需要从慢 速的下层存储器获取指令或数据时,每次都将 个程序段或一个较大数据块读入上层存储器,后 续操作就可以直接访问快速的上层存储器
微 机 原 理 与 接 口 技 术 · 第 4 版 机 械 工 业 出 版 社 6.1.3 局部性原理 ➢ 层次结构解决存储器件的容量、速度和价格矛盾 ➢ 出色效率来源于存储器访问的局部性原理： 处理器访问存储器时，所访问的存储单元在一段 时间内都趋向于一个较小的连续区域中 ➢ 空间局部：紧邻被访问单元的地方也将被访问 ➢ 时间局部：刚被访问的单元很快将再次被访问 ➢ 程序运行过程中，绝大多数情况都能够直接从快 速的存储器中获取指令和读写数据；当需要从慢 速的下层存储器获取指令或数据时，每次都将一 个程序段或一个较大数据块读入上层存储器，后 续操作就可以直接访问快速的上层存储器