92DSP系统的基本电路设计 921JTAG接口 922电源电路 923复位电路 924时钟信号的产生
9.2 DSP系统的基本电路设计 ◼ 9.2.1 JTAG接口 ◼ 9.2.2 电源电路 ◼ 9.2.3 复位电路 ◼ 9.2.4 时钟信号的产生 13
921JTAG接口 TAG( Joint Test Action Group)接口电路与IEE 1149.|准给出的扫描逻辑电路一致,用于仿真和 测试,完成DSP芯片的操作测试。 ●TI公司14引脚JTAG仿真接囗的引脚: TMS RST DI 4AGND 仿真头有关尺寸: Vcc 6NP(未用引脚) TDO GND 引脚间距:0.100in TCK RET 10 GND 引脚宽度:0.025in TCK GND 2 引脚长度:0.235in EMU 14 EMU1 图9-314脚JTAG仿真口引脚图 14
9.2.1 JTAG接口 ⚫ JTAG (Joint Test Action Group)接口电路与IEEE 1149.1标准给出的扫描逻辑电路一致, 用于仿真和 测试, 完成DSP芯片的操作测试。 ⚫ TI公司14引脚JTAG仿真接口的引脚： TMS 1 2 3 5 4 7 9 11 13 6 8 10 12 14 TDI Vcc TDO TCK_RET TCK EMU0 EMU1 GND GND GND GND NP(未用引脚) TRST 仿真头有关尺寸： 引脚间距：0.100in 引脚宽度：0.025in 引脚长度：0.235in 图9-3 14脚JTAG仿真口引脚图 14
81.4JTAG接口电路设计 表87JTAG连接器各引脚信号的含义 信号名称引脚 义 仿真器设备状 序号 状态态 TMS1测试模式选择 Test mode select输出(O)输入() TDI3测试数据输入 Test data input输出(O)|输入① TDo7测试数据输出 I Test data output输入(①)输出(O) TCK11 est clock从仿真器输出的一输出(o)输入() 个10.368MHz的时钟信号。 TCK_RET9 Test clock return测试时钟返回,输入(①)输出(O) 进入仿真器的测试时钟,是 TCK的缓冲版本。 15
8.1.4 JTAG接口电路设计 ◼ 表8.7 JTAG连接器各引脚信号的含义： 信号名称 引脚 序号 含义 仿真器 状态 设备状 态 TMS 1 测试模式选择Test mode select 输出(O) 输入(I) TDI 3 测试数据输入Test data input 输出(O) 输入(I) TDO 7 测试数据输出Test data output 输入(I) 输出(O) TCK 11 Test clock, 从仿真器输出的一 个 10.368MHz的时钟信号。 输出(O) 输入(I) TCK_RET 9 Test clock return测试时钟返回， 进入仿真器的测试时钟，是 TCK的缓冲版本。 输入(I) 输出(O) 15
81.4JTAG接口电路设计 含义 器设备状 状悉 TRST 2 Test reset测试复位 输出(O)输入( 输入/输 EMU013 Emulationpin O仿真引脚0用作中断输入()出/O) 输入/输 BMU114 Emulationpin真引脚x)作中断输入()出/O) Presence detect在检测。该引脚 PD 高信号电平表示目标板已经通过 (CC) 5JTAG接口连接到TAG线缆上,在输入输出(O) 目标系统中,该引脚应该连接到 系统电源vCC上。 4,8,10, GND 接地 12
8.1.4 JTAG接口电路设计 信号名称 引脚序号 含义 仿真器 状态 设备状态 TRST 2 Test reset 测试复位 输出(O) 输入(I) EMU0 13 Emulation pin 0仿真引脚0, 用作中断 输入(I) 输入/输 出(I/O) EMU1 14 Emulation pin 1仿真引脚1, 用作中断 输入(I) 输入/输 出(I/O) PD (VCC) 5 Presence detect存在检测。该引脚 高信号电平表示目标板已经通过 JTAG接口连接到JTAG线缆上，在 目标系统中，该引脚应该连接到 系统电源VCC上。 输入(I) 输出(O) GND 4,8,10, 12 接地 16
大多数情况下,只要芯片和仿真器之间的连接电缆不超 过6in,就可采用图9-4所示的接法。需将DSP的EMU0 和EMU1脚用电阻上拉,阻值取47或10KQ ve小于15.24cm的电源地在 DSP开发板 扁平电缆线下、DS开发板 插座 插座上 Vcc 仿真头 仿真器插座 PD 5 EMO EMO 14 cs上连接成功指示 EMUl EMu GND TRST TRST GND TMS 137 TMS GND TDI GND 10 TDI TDO TDO GND TCK TCK 9 rCK REt 电源一地在 DSP开发 6in或更短 图94DSP与 JTAG GNI 板插座上 仿真器连接图1
仿真器插座 TMS 1 2 3 5 4 9 11 13 6 8 10 12 14 TDI PD TDO TCK_RET TCK EMU0 EMU1 GND GND GND GND TRST GND 7 TMS TDI TDO TCK EMU0 EMU1 TRST 仿真头 Vcc Vcc 6in或更短 GND 小于15.24cm的 扁平电缆线 电源-地在 DSP开发板 DSP 插 开 座 发板 插座上 图9-4 DSP与JTAG 仿真器连接图1 ⚫ 大多数情况下, 只要芯片和仿真器之间的连接电缆不超 过6in, 就可采用图9-4所示的接法。需将DSP的EMU0 和EMU1 脚用电阻上拉, 阻值取4.7或10 K 。 17 CCS上连接成功指示 电源-地在 DSP开发 板插座上