（2012年春）计算机系统结构----流水线：基础知识戴戴鸿君鸿君
课程编号：13041000 戴 鸿 君 计算机系统结构（2012年春） -流水线： 基础知识 戴鸿君
大纲·基本的5级流水线流水线冒险戴鸿君
课程编号：13041000 戴 鸿 君 大纲 基本的5级流水线 流水线冒险
流水线概念·利用指令执行的并行性，实现多条指令的重叠执行（Pipelining）。使多条指令重叠执行的实现技术利用多个步骤中潜藏的并行性制造快速CPU的关键实现技术·流水节拍或者流水段戴。每一个子步骤鸿君·将流水线比作汽车装配线。每个流水线阶段(pipe stage)完成指令的一部分不同的阶段并行完成不同指令的不同部分
课程编号：13041000 戴 鸿 君 流水线概念 利用指令执行的并行性，实现多条指令的 重叠执行（ Pipelining ） ◦ 使多条指令重叠执行的实现技术 ◦ 利用多个步骤中潜藏的并行性 ◦ 制造快速CPU的关键实现技术 流水节拍或者流水段 ◦ 每一个子步骤 将流水线比作汽车装配线 ◦ 每个流水线阶段 (pipe stage)完成指令的一部分 ◦ 不同的阶段并行完成不同指令的不同部分
流水线概念·吞吐量(throughput)：单位指令退出流水线消耗的时间·处理器周期：单位指令完成一流水线阶段消耗的时间。取决于最慢的流水段戴一般为1个时钟周期（有时为2，更高则鸿君罕见)CPI:单位指令时钟周期。IPC:单位时钟周期指令数
课程编号：13041000 戴 鸿 君 流水线概念 吞吐量(throughput)：单位指令退出流 水线消耗的时间 处理器周期：单位指令完成一流水线阶 段消耗的时间 ◦ 取决于最慢的流水段 一般为1个时钟周期（有时为2，更高则 罕见） ◦ CPI:单位指令时钟周期 ◦ IPC:单位时钟周期指令数
基本概念·设计者的目标：平衡各阶段的时间假设各阶段消耗的时间取得平衡理想状况下：流水线处理器的单位指令时间=非流水线处理器的单位指令时间/阶段数戴流水线加速比鸿君三非流水线处理器的平均指令时间/流水线处理器的平均指令时间·对编程透明
课程编号：13041000 戴 鸿 君 基本概念 设计者的目标：平衡各阶段的时间 ◦ 假设各阶段消耗的时间取得平衡 理想状况下： ◦ 流水线处理器的单位指令时间 =非流水线处理器的单位指令时间/阶段数 ◦ 流水线加速比 = 非流水线处理器的平均指令时间/流水线处 理器的平均指令时间 对编程透明