、存储器芯片的存储矩阵与地址译码的两种方式 单译码方式 位 基本存他电路 地址译码电路 W1Ww叫……平 O校制外部数据线 与输出|D1-D 级冲 D 放大器 图5-3单译码方式结构图
二、存储器芯片的存储矩阵与地址译码的两种方式 1．单译码方式
2.双译码方式 双译码结构存储器示意图如图5-4所示 方向译码器 基本存储电路 DID D,D D-D Y方向译码器 I/O控制逻辑 及缓冲放大器 图5 双译码结构存储器示意图
双译码结构存储器示意图如图5-4所示 2．双译码方式
与数据线分别都是11位和8位,而且都是每次 只能访问一个字节,内部存储阵列中所存储 的二进制总信息也相等 不同之处是:单译码结构只需要一个译码电 路,译码输岀选择线2048根,而双译码结构 需要2个译码电暗,译码输出选择线 64+32=96根,相比之下,采用双译码结构 其译码输出选择线大大减少,所以,许多 SRAM及ROM存储芯片都采用双译码结构 在32位微机中也都采用双译码方式
◼ 比较图5-3和图5-4可以看出，外部地址线 与数据线分别都是11位和8位，而且都是每次 只能访问一个字节，内部存储阵列中所存储 的二进制总信息也相等 ◼ 不同之处是：单译码结构只需要一个译码电 路，译码输出选择线2048根，而双译码结构 需 要 2 个 译 码 电 路 ， 译 码 输 出 选 择 线 64+32=96根，相比之下，采用双译码结构 其译码输出选择线大大减少，所以，许多 SRAM及ROM存储芯片都采用双译码结构， 在32位微机中也都采用双译码方式
、存储器芯片的I/O控制逻辑 存储器芯片的/o控制逻辑如图5-5所示 外部数据线 内部输入数据线 CS I/O & 缓 存 WR 几打开输入三态门 冲:储 内部输出电阵 数据线B列 & 几打开输出三态门 图5-51/O控制逻辑
存储器芯片的I/O控制逻辑如图5-5所示 三、存储器芯片的I/O控制逻辑
522静态随机存取存储器SRAM 静态随机存取存储器SRAM的基本存储单 元一般由六管静态存储电路构成,集成度较 低,功耗较大,无需刷新电路,由于存取速 度快,一般用作高档微机中的高速缓冲存储 器
5.2.2 静态随机存取存储器SRAM 静态随机存取存储器SRAM的基本存储单 元一般由六管静态存储电路构成，集成度较 低，功耗较大，无需刷新电路，由于存取速 度快，一般用作高档微机中的高速缓冲存储 器