①存储体 ■存储器芯片的主要部分,用来存储信息 ②地址译码电路 ■根据输入的地址编码来选中芯片内某个特 定的存储单元 ③片选和读写控制逻辑 ■选中存储芯片,控制读写操作
地 址 寄 存 地 址 译 码 存储体 控制电路 AB 数 据 寄 存 读 写 电 路 DB OE WE CS ① 存储体 ◼ 存储器芯片的主要部分，用来存储信息 ② 地址译码电路 ◼ 根据输入的地址编码来选中芯片内某个特 定的存储单元 ③ 片选和读写控制逻辑 ◼ 选中存储芯片，控制读写操作
①存储体 每个存储单元具有一个唯一的地址, 可存储1位(位片结构)或多位(字片 结构)二进制数据 ■存储容量与地址、数据线个数有关: 芯片的存储容量=2M×N 存储单元数×存储单元的位数 M:芯片的地址线根数 N:芯片的数据线根数
① 存储体 ◼ 每个存储单元具有一个唯一的地址， 可存储1位（位片结构）或多位（字片 结构）二进制数据 ◼ 存储容量与地址、数据线个数有关： 芯片的存储容量＝2M×N ＝存储单元数×存储单元的位数 M：芯片的地址线根数 N：芯片的数据线根数
②地址译码电路 0 0 1单译码结构 AAAAAA 543210 译双译码结构 码 双译码可简化芯片设计 器 6 n主要采用的译码结构 63 单译码双谇码
② 地址译码电路 译 码 器 A5 A4 A3 A2 A1 A0 63 0 1 存储单元 64个单元 行 译 码 A2 A1 A0 7 1 0 列译码 A3A4A5 0 1 7 64个单元 单译码 双译码 ◼ 单译码结构 ◼ 双译码结构 ◼ 双译码可简化芯片设计 ◼ 主要采用的译码结构
③片选和读写控制逻辑 片选端CS*或CE 有效时,可以对该芯片进行读写操作 输出OE ■控制读操作。有效时,芯片内数据输出 该控制端对应系统的读控制线 写WE*(WR和RD*) ■控制写操作。有效时,数据进入芯片中 ■该控制端对应系统的写控制线
③ 片选和读写控制逻辑 ◼ 片选端CS*或CE* ◼ 有效时，可以对该芯片进行读写操作 ◼ 输出OE* ◼ 控制读操作。有效时，芯片内数据输出 ◼ 该控制端对应系统的读控制线 ◼ 写WE*（WR*和RD*） ◼ 控制写操作。有效时，数据进入芯片中 ◼ 该控制端对应系统的写控制线
表5-1存储器芯片的工作方式 CS RD WR 操作 无操作 10000 ×0101 RAM→CPU操作 0 cPU→RAM操作 非法 1 无操作
表5-1 存储器芯片的工作方式 操 作 1 ╳ ╳ 无操作 0 0 1 RAM→CPU操作 0 1 0 CPU→RAM操作 0 0 0 非法 0 1 1 无操作 CS RD WR