Inte6264的引脚图和内部结构框图如 图5-6和图5-7所示 256×256 NC 行译码 存储 GND 27WF A 26HNC A 25A3 AAAAAAAADDD 列I 24 D 回输入数 6 23 据电路 列译码 7 6264 21 20 10 19 A, A 18 AAUOACDDDD CE 213 1/0 16 OE GND114 15D 控制电路 W 图5-6nte6264引脚图 图5-7nte6264内部结构框图
Intel 6264的引脚图和内部结构框图如 图5-6和图5-7所示
表5-2Inte6264的工作方式 CE WE OE方式 操作 000非法不允许WE与OE同时为低 电平 010读出从RAM中读出数据 001写入将数据写入RAM中 011选中6264内部I/O三态门均处 于高阻 1××未选中6264内部I/O三态门均处 于高阻
表5-2 Intel 6264的工作方式 方式 操 作 0 0 0 非法 不允许WE与OE同时为低 电平 0 1 0 读出 从RAM中读出数据 0 0 1 写入 将数据写入RAM中 0 1 1 选中 6264内部I/O三态门均处 于高阻 1 × × 未选中 6264内部I/O三态门均处 于高阻 CE WE OE
图58SARM读时序 RC 地址 AA oE RPT RH CE CW ←toH- ACE 数据读出 图5-8SRAM读时序
图5-8 SARM读时序
atac:读周期时间 taA:地址有效到数据出现到外部数据线上的 时间 atoR:OE*结束后地址应保持的时间 atpp:读信号有效的时间 OE*有效到数据出现在外部数据线上的 时间
◼ tRC :读周期时间 ◼ tAA :地址有效到数据出现到外部数据线上的 时间 ◼ tOR :OE*结束后地址应保持的时间 ◼ tRP :读信号有效的时间 ◼ tOE : OE*有效到数据出现在外部数据线上的 时间
atw:片号信号有效的宽度 tacg:CE*有效到数据出现在外部数据线上的 时 RH 地址无效后数据应保持的时间 atoH:OE*结束后数据应保持的时间
◼ tCW :片号信号有效的宽度 ◼ tACE :CE*有效到数据出现在外部数据线上的 时间 ◼ tRH :地址无效后数据应保持的时间 ◼ tOH :OE*结束后数据应保持的时间