第γ章常用集成时序逻辑器件及应用 ②利用P、T双重控制,最低位片的Oc1并行接到其它 各片的P端,只有7不与Oc1相连,其它高位片的T端均与相 邻低位片O相连。级联电路如图7-9(b)所示。 从图中看出: B3=B=Oc1=032Q907=Q22g 73=0c2=Q242=QQ4
第7章 常用集成时序逻辑器件及应用 ② 利用P、T双重控制，最低位片的OC1并行接到其它 各片的P端，只有T2不与OC1相连，其它高位片的T端均与相 邻低位片OC相连。级联电路如图 7-9(b)所示。 从图中看出： 3 2 7 6 5 4 2 7 6 5 4 3 2 1 3 2 1 0 1 3 2 1 0 1 2 1 T O Q Q Q Q T Q Q Q Q P P O Q Q Q Q T Q Q Q Q T T C C = = = = = = = = =
第γ章常用集成时序逻辑器件及应用 显然,只有P3=1,73=1,即低片各位输出全为时,片3 才可能计数,但Oc传递比第一种方法快多了。例如, Q7Q0=110时13已经为1,虽然P3=0,但只要有CP作 用,Q由0→1,只需经片1延迟,就可以使P3=Oc1=1,片 3稳定后,在CP作用下便可开始计数。因此这种接法速度 较快,而且级数越多,优越性越明显。但这种接法其最 高位片的进位Oc3=1时并不表示计数器已计到最大值,只 有将最高位片Oc3和片1的O1相与,其输出才能作为整个 计数器的进位输出,见图79(c)
第7章 常用集成时序逻辑器件及应用 显然，只有P3 =1,T3 =1，即低片各位输出全为1时,片3 才可能计数，但OC传递比第一种方法快多了。例如， Q7~Q0 =11111110时T3已经为1，虽然P3 =0，但只要有CP作 用， Q0由0→1，只需经片1延迟，就可以使P3 =OC1 =1，片 3稳定后，在CP作用下便可开始计数。因此这种接法速度 较快，而且级数越多，优越性越明显。但这种接法其最 高位片的进位OC3 =1时并不表示计数器已计到最大值，只 有将最高位片OC3和片1的OC1相与，其输出才能作为整个 计数器的进位输出，见图 7-9(c)
第γ章常用集成时序逻辑器件及应用 7.13任意模值计数器 集成计数器可以加适当反馈电路后构成任意模值计数器。 设计数器的最大计数值为N,若要得到一个模值为M(< M的计数器,则只要在N进制计数器的顺序计数过程中,设 法使之跳过(N-M个状态,只在M个状态中循环就可以了。 通常MSI计数器都有清0、置数等多个控制端,因此实现模 M计数器的基本方法有两种:一种是反馈清0法(或称复位 法),另一种是反馈置数法(或称置数法)
第7章 常用集成时序逻辑器件及应用 7.1.3 任意模值计数器 集成计数器可以加适当反馈电路后构成任意模值计数器。 设计数器的最大计数值为N，若要得到一个模值为M(＜ N)的计数器，则只要在N进制计数器的顺序计数过程中，设 法使之跳过(N-M)个状态，只在M个状态中循环就可以了。 通常MSI计数器都有清0、置数等多个控制端，因此实现模 M计数器的基本方法有两种：一种是反馈清0法(或称复位 法)， 另一种是反馈置数法(或称置数法)
第γ章常用集成时序逻辑器件及应用 1.反馈清0法 这种方法的基本思想是:计数器从全0状态S开始计数, 计满M个状态后产生清0信号,使计数器恢复到初态S,然 后再重复上述过程。具体做法又分两种情况: ①异步清0。计数器在S~SM1共M个状态中工作,当 计数器进入S状态时,利用S状态进行译码产生清0信号 并反馈到异步清0端,使计数器立即返回S状态。其示意图 如图7-10(a)中虚线所示。由于是异步清0,只要S状态 出现便立即被置成S状态,因此S状态只在极短的瞬间出 现,通常称它为“过渡态”。在计数器的稳定状态循环中 不包含SA状态
第7章 常用集成时序逻辑器件及应用 1. 反馈清0法 这种方法的基本思想是：计数器从全0状态S0开始计数， 计满M个状态后产生清0信号，使计数器恢复到初态S0，然 后再重复上述过程。 ① 异步清0。计数器在S0~SM-1共M个状态中工作，当 计数器进入SM状态时，利用SM状态进行译码产生清0信号 并反馈到异步清0端，使计数器立即返回S0状态。其示意图 如图7-10(a)中虚线所示。由于是异步清0，只要SM状态一 出现便立即被置成S0状态，因此SM状态只在极短的瞬间出 现，通常称它为“过渡态” 。在计数器的稳定状态循环中 不包含SM状态
第γ章常用集成时序逻辑器件及应用 0 复 位 M i+M i+M 图7-10实现任意模值计数器的示意图 (a)清0法;(b)置数法
第7章 常用集成时序逻辑器件及应用 图 7-10 (a) 清0法； (b) 置数法 S N－ 1 S 0 S 1 SN－ 2 S M S M－ 1 S M－ 2 S2 复 位 (a) S 0 S i－ 1 S i SN－ 1 S i+M S i +M－ 1 S i +M－ 2 Si+1 置 数 (b)