第γ章常用集成时序逻辑器件及应用 7.12集成计数器的级联 1.异步级联 用前一级计数器的输出作为后一级计数器的时钟信号 这种信号可以取自前一级的进位(或借位)输出,也可直接取 自高位触发器的输出。此时若后一级计数器有计数允许控制 端,则应使它处于允许计数状态。图78是两片74LS90按异步 级联方式组成的10×10=100进制计数器。图中每片74LS90接 成8421BCD码计数器,第二级的时钟由第一级输出Q提供。 第一级每经过10个状态向第二级提供一个时钟有效沿,使第 二级改变一次状态
第7章 常用集成时序逻辑器件及应用 7.1.2 集成计数器的级联 1. 用前一级计数器的输出作为后一级计数器的时钟信号。 这种信号可以取自前一级的进位(或借位)输出，也可直接取 自高位触发器的输出。 此时若后一级计数器有计数允许控制 端，则应使它处于允许计数状态。图7-8是两片74LS90按异步 级联方式组成的 10×10=100进制计数器。图中每片74LS90接 成8421 BCD码计数器，第二级的时钟由第一级输出QD提供。 第一级每经过10个状态向第二级提供一个时钟有效沿，使第 二级改变一次状态
第γ章常用集成时序逻辑器件及应用 2 a b c 2D 74LS90(1) P 74LS902) CP 91S92Ro1R02 R 01102 图7-874LS90的级联扩展
第7章 常用集成时序逻辑器件及应用 图 7-8 74LS90的级联扩展 QA QB QC QD C P1 C P2 74LS90( 1) QA QB QC QD C P1 C P2 74LS90(2) S9 1 S9 2 R0 1 R0 2 S9 1 S9 2 R0 1 R0 2
第γ章常用集成时序逻辑器件及应用 么2.同步级联 同步级联时,外加时钟信号同时接到各片的时钟输入端, 用前一级的进位(借位)输出信号作为下级的工作状态控制信 号(计数允许或使能信号)。只有当进位(借位)信号有效时, 时钟输入才能对后级计数器起作用。在同步级联中,计数器 的计数允许(使能)端和进位(借位)端的连接有不同的方法,常 见的有两种: ①利用T端串行级联,各片的T端与相邻低位片的Oc相连, 级联电路如图7-9(a)所示。从图中看出,因T1=1,所以 72=Oc1=93Q299=03Q2Q90 73=02=Q239412=Q259929
第7章 常用集成时序逻辑器件及应用 2. 同步级联 同步级联时，外加时钟信号同时接到各片的时钟输入端， 用前一级的进位(借位)输出信号作为下级的工作状态控制信 号(计数允许或使能信号)。只有当进位(借位)信号有效时， 时钟输入才能对后级计数器起作用。在同步级联中，计数器 的计数允许(使能)端和进位(借位)端的连接有不同的方法，常 ① 利用T端串行级联，各片的T端与相邻低位片的OC相连， 级联电路如图7-9(a)所示。从图中看出，因T1 =1，所以 3 2 7 6 5 4 2 7 6 5 4 3 2 1 0 2 1 3 2 1 0 1 3 2 1 0 T O Q Q Q Q T Q Q Q Q Q Q Q Q T O Q Q Q Q T Q Q Q Q C C = = = = = =
第γ章常用集成时序逻辑器件及应用 当片1开始计数,但未计满时,由于T2=0,所以片2、片3均 处于保持状态。只有当片1计满需要进位时,即T2=O1=1 时,片2才在下一个时钟作用下加1计数。同理,只有当低 位片各位输出全为1,即73=O2=1时,片3才可能计数。这 种级联方式工作速度较低,因为片间进位信号Oc是逐级传 递的。例如,当QQ0=11时,T3=0,此时若CP有 效,使Q由0→1,则经片1延迟建立Oa,再经72到Oa2的 传递延迟,T3才由0→1,待片3内部稳定后,才在下一个 CP作用下使片3开始计数。因此,计数的最高频率将受到 片数的限制,片数越多,计数频率越低
第7章 常用集成时序逻辑器件及应用 当片1开始计数，但未计满时，由于T2 =0, 所以片2、片3均 处于保持状态。只有当片1计满需要进位时，即T2 =OC1 =1 时， 片2才在下一个时钟作用下加1计数。同理，只有当低 位片各位输出全为1，即T3 =OC2 =1时，片3才可能计数。 这 种级联方式工作速度较低，因为片间进位信号OC是逐级传 递的。例如， 当Q7~Q0 =11111110时，T3 =0，此时若CP有 效，使Q0由0→1， 则经片1延迟建立OC1，再经T2到OC2的 传递延迟，T3才由0→1， 待片3内部稳定后，才在下一个 CP作用下使片3开始计数。因此，计数的最高频率将受到 片数的限制，片数越多，计数频率越低
第γ章常用集成时序逻辑器件及应用 @o 9 92 @ 4956g Q899g1091 P,o B c QL P,O Or Qc Q O 74161(1) T2746(2)2/1 T374161(3)O|C CP CP CP DCP Q456Q P, Oa gb 2c D P3 2A B Oc D 74161()0/1 74161(2) C2 74161(3)Oc SCP DCP CP 图7-974161的两种同步级联方式
第7章 常用集成时序逻辑器件及应用 图 7-9 74161的两种同步级联方式 QA QB QC QD Q0 Q1 Q2 Q3 OC1 P1 T1 74161(1) QA QB QC QD Q4 Q5 Q6 Q7 OC2 P2 T2 1 QA QB QC QD Q8 Q9 Q1 0 Q1 1 OC3 P3 T3 1 1 C C P (a) QA QB QC QD Q0 Q1 Q2 Q3 OC1 P1 QA QB QC QD Q4 Q5 Q6 Q7 OC2 P2 T2 QA QB QC QD Q8 Q9 Q1 0 Q1 1 OC3 P3 T3 1 C P (b) 74161(2) 74161(3) 74161(1) 74161(2) 74161(3) C P C P C P C P T1 1 C P C P & C OC1 OC3 (c)