单片机的三总线结构A8~A15P2.0~P2.7ALE地址总线A0~A7地址P0.0P0.7锁存器数据总线D0~D78051PSEN控制总线RDWR
单片机的三总线结构 P2.0～P2.7 ALE P0.0～P0.7 8051 PSEN RD WR 地址 锁存器 数据总线 地址总线 控制总线 A8~A15 A0~A7 D0~D7
4. 1. 2扩展总线的实现1.并行扩展总线组成80C51系列总线型单片机中，由P0口做地址/数据复用口：P2口做地址线的高八位：P3口的/RD、WR加上控制线/EA、ALE、PSEN、RST等组成控制总线。（1）地址总线A0～A15地址总线的高8位是由P2口提供的，低8位是由P0口提供的在访问外部存储器时，由地址锁存信号ALE的下降沿把PO口的低8位以及P2口的高8位锁存至地址锁存器中，从而构成系统的16位地址总线。实际应用系统中，高位地址线并不固定为8位，需要用几位就从P2口中引出几条口线
4.1.2 扩展总线的实现 1. 并行扩展总线组成 80C51系列总线型单片机中，由P0口做地址/数据复用口； P2口做地址线的高八位；P3口的/RD、/WR加上控制线/EA、 ALE、PSEN、RST等组成控制总线。 (1) 地址总线A0～A15 ⚫ 地址总线的高8位是由P2口提供的，低8位是由P0口提供的。 ⚫ 在访问外部存储器时，由地址锁存信号ALE的下降沿把P0 口的低8位以及P2口的高8位锁存至地址锁存器中，从而构 成系统的16位地址总线。 ⚫ 实际应用系统中，高位地址线并不固定为8位，需要用几位 就从P2口中引出几条口线
（2）数据总线D0D7数据总线是由PO口提供的，因为PO口线既用作地址线，又用作数据线（分时使用），因此，需要加一个8位锁存器。在实际应用时，先把低8位地址送锁存器暂存，然后再由地址锁存器给系统提供低8位地址，而把PO口线作为数据线使用。在读信号RD与写信号WR有效时，PO口上出现的为数据信息。(3）控制总线系统控制总线共12根，既P3口的第二功能再加上RESET、EA、ALE和PSEN。实际应用中的常用控制信号如下。使用ALE作为地址锁存的选通信号，以实现低8位地址的锁存。以PSEN信号作为扩展程序存储器的读选通信号以EA信号作为内、外程序存储器的选择信号。以RD和WR作为扩展数据存储器和IO端口的读、写选通信号。执行MOVX指令时，这两个信号分别自动有效
(2) 数据总线D0～D7 ⚫ 数据总线是由P0口提供的，因为P0口线既用作地址线，又 用作数据线(分时使用)，因此，需要加一个8位锁存器。 ⚫ 在实际应用时，先把低8位地址送锁存器暂存，然后再由地 址锁存器给系统提供低8位地址，而把P0口线作为数据线使 用。 ⚫ 在读信号RD与写信号WR有效时，P0口上出现的为数据信 息。 (3) 控制总线 系统控制总线共12根，既P3口的第二功能再加上RESET、 EA、ALE和PSEN。实际应用中的常用控制信号如下。 ⚫ 使用ALE作为地址锁存的选通信号，以实现低8位地址的锁 存。 ⚫ 以PSEN信号作为扩展程序存储器的读选通信号。 ⚫ 以EA信号作为内、外程序存储器的选择信号。 ⚫ 以RD和WR作为扩展数据存储器和I/O端口的读、写选通信 号。执行MOVX指令时，这两个信号分别自动有效
2.总线扩展的特性（1）三态输出总线在无数据传送时呈高阻态，可同时扩展多个并行接口器件，因此存在寻址问题。单片机通过控制信号来选通芯片然后实现一对一的通信。（2）时序交互单片机并行扩展总线有严格的时序要求，该时序由单片机的时钟系统控制，严格按照CPU的时序进行数据传输。（3）总线协议的CPU控制通过并行总线接口的数据传输，不需要握手信号，双方都严格按照CPU的时序协议进行，也不需要指令的协调管理
2. 总线扩展的特性 (1) 三态输出 总线在无数据传送时呈高阻态，可同时扩展多个并行接口 器件，因此存在寻址问题。单片机通过控制信号来选通芯片， 然后实现一对一的通信。 (2) 时序交互 单片机并行扩展总线有严格的时序要求，该时序由单片机 的时钟系统控制，严格按照CPU的时序进行数据传输。 (3) 总线协议的CPU控制 通过并行总线接口的数据传输，不需要握手信号，双方都 严格按照CPU的时序协议进行，也不需要指令的协调管理
并行总线扩展的主要问题是总线连接电路设计、器件的选择以及器件内部的寻址等。并行总线扩展时，其所有的外围扩展设备的并行总线引都连到相同的数据总线（DB)、地址总线（AB)以及公共的控制总线RD、WR上。其中数据总线为三态口，在不传送数据时为高阻态。总线分时对不同的外设进行数据传送。总线连接方式的重点在于外围设备片选信号的产生。该信号主要由以下两种方法产生。线选法：用所需的低位地址线进行片外存储单元/O端口寻址，余下的高位地址线输出各芯片的片选信号，当芯片对应的片选地址线输出有效电平时，该芯片选通操作。译码法：该方法需要用到译码器。采用译码法时，仍由低位地址线作片外寻址，而高位地址线用于译码器的输入，译码器的输出信号作各芯片的选通信号
▪ 并行总线扩展的主要问题是总线连接电路设计、器件的选 择以及器件内部的寻址等。 ▪ 并行总线扩展时，其所有的外围扩展设备的并行总线引脚 都连到相同的数据总线(DB)、地址总线(AB)以及公共的 控制总线RD、WR上。其中数据总线为三态口，在不传 送数据时为高阻态。总线分时对不同的外设进行数据传送。 ▪ 总线连接方式的重点在于外围设备片选信号的产生。该信 号主要由以下两种方法产生。 ⚫ 线选法：用所需的低位地址线进行片外存储单元I/O端口 寻址，余下的高位地址线输出各芯片的片选信号，当芯片 对应的片选地址线输出有效电平时，该芯片选通操作。 ⚫ 译码法：该方法需要用到译码器。采用译码法时，仍由低 位地址线作片外寻址，而高位地址线用于译码器的输入， 译码器的输出信号作各芯片的选通信号