2.RAM存储器的连接 存储器与微型机三总线的连接: 1)数据线D~n DB 0~n 0 1 连接数据总线DBo~n 2)地址线A0N ABO-N AB 连接地址总线低位AB0N° N+x > CS 3)片选线CS R/W R/W 连接地址总线高位ABNx 微型机 存储器 4)读写线OE、WE(RW) 连接读写控制线RD、WR
2. RAM存储器的连接 DB 0 ～ n AB 0 ～ N D 0 ～ n A 0 ～ N ABN+x CS R/ W R/ W 微型机 存储器 存储器与微型机三总线的连接： 1)数据线 D 0 ～ n 连接数据总线 DB 0 ～ n 2)地址线 A0 ～ N 连接地址总线低位AB 0 ～ N 。 3)片选线 CS 连接地址总线高位ABN+x 。 4) 读写线OE 、WE(R/W) 连接读写控制线RD 、WR
P 40F PI AAAAAAA s43 P 39 地 38 PI PPPPEPPPP A,址 PI vPPPP 36 P 用户 P 35{P o 8751 Pa6 P 锁 A 线 875134P.sI/O 8031 A bHP PPPPP 存 .A,(AB) RST/VPD-9 32 A RXD、P, 1 Pa TXD、P3 OF ALE/PROG P3,I NTa、P32-12 29一PSEN ALE G INT!、P3 DY TO、P 控 D 数 制 P 据 WR,P3-16 PPPPPPPP PSEN 总 RD、P7=17 24 线 D线 XTAL 18 EA (CB XTALI-19 Ale 21 RESET °+5
3.地址锁存器的原理 8D锁存器 三态门 ID 1Q 2D 2Q OUT BD 3Q 4D 40 SD 50 6D 6Q 7D 7Q 8Q O=D D锁存Q中 OE D变代时Q不随之变化 (Q?=D)
3. 地址锁存器的原理
地址锁存器芯片 74LS373 74LS573 74LS273 347 Q2 3478 3456 98765 56789 569 D7 G 8D 80 CLR 74LS373与74LS573只是引脚布置的不同。 74LS273的11脚G逻辑与以上相反
地址锁存器芯片 74LS373与74LS573只是引脚布置的不同。 74LS273的11脚G逻辑与以上相反
ADgn 单片机复用总线结构 0~7 数据与地址分时共用 ADo-7K Di QiKyA0-7 组总线。 ALE 地址 锁存器 R/W R 单片机 存储器 ALE 锁地 锁地 存址 存址 AD 地址 数据 地址 数据 0~nL输出」 有效 输出 有效 人采数 样据 个采数 样据 R/W
单片机复用总线结构, 数据与地址分时共用一 组总线。 ALE 地 址 锁 存 地 址 锁 存 地址 输出 数据 有效 地址 输出 数据 有效 AD0～n 数 据 采 样 数 据 采 样 R/W 单片机 AD0～7 ALE R/W D0～7 A0～7 R/W 存储器 Di Qi G 地址 锁存器 AD8～n A8～n