计算机组成原理实验(吗)
计算机组成原理实验（四）
第七章PLD部件实验 7.1总线传输实验 7.2运算器部件实验 7.3存储部件实验
第七章 PLD部件实验 7.1 总线传输实验 7.2 运算器部件实验 7.3 存储部件实验
7.1总线传输实验 1.实验器材 FD-CEs实验仪一台,PLD实验板一块。 2.实验要求 把两个数据分别写入74373和74374中, 再使用RAM作中间单元来交换这两个数据。 3.实验框图 见图1
7.1 总线传输实验 1. 实验器材 FD-CES实验仪一台,PLD实验板一块。 2. 实验要求 把两个数据分别写入74373和74374中， 再使用RAM作中间单元来交换这两个数据。 3. 实验框图 见图1
IA】0 (1m)命 7424sp1 K臼{0-B;I“BA) ID87, L7 D KIl E74244) 74373 74374) 74377 E KId Ls.·L K13 K]5 些图1总线传输实验框图
图1 总线传输实验框图
4.实验原理 本实验中,M、BUF位于实验仪内,M为 6116RAM,工AB10~LABO为它的地址线(工AB10 应等于O),RC为有效“读信”号,WC为有效“写入 信号,BUF为74245,在按下实验仪的控制台的 STEP键后,LED数码管的小数点亮,这时RF=0, 允许74245,DTR控制74245导通方向:0为A->B 〔读出RAM),1为B->A(写入RAM)。工DB7~TDB0 为实验仪的内部总线,可接L5~L8来显示工DB的数 据
4. 实验原理 本实验中，M、BUF位于实验仪内，M为 6116RAM，IAB10~IAB0为它的地址线(IAB10 应等于0)，RC为有效“读信”号，WC为有效“写入” 信号，BUF为74245，在按下实验仪的控制台的 STEP键后，LED数码管的小数点亮，这时RF=0， 允许74245，DIR控制74245导通方向:0为A->B (读出RAM)，1为B->A(写入RAM)。IDB7~IDB0 为实验仪的内部总线，可接Ll5~L8来显示IDB的数 据