一般,这些外设随时做好了数据传送的准备而无须检测 其状态。 这里先要弄清有关输入缓冲与输出锁存的基本概念。 输入数据时,因简单外设输入数据的保持时间相对于 CPU的接收速度来说较长,故输入数据通常不用加锁存器 来锁存而直接使用三态缓冲器与CPU数据总线相连即可。 输出数据时一般都需要锁存器将要输出的数据保持一 段时间其长短和外设的动作相适应。锁存时,在锁存允 许端CE=1(为无效电平)时数据总线上的新数据不能进入 锁存器。只有当确知外设已取走CPU上次送入锁存器的数 据方能在CE=0(为有效电平)时将新数据再送入锁存器 保留。 翰入输出5中断
一般，这些外设随时做好了数据传送的准备,而无须检测 其状态。 这里先要弄清有关输入缓冲与输出锁存的基本概念。 输入数据时,因简单外设输入数据的保持时间相对于 CPU的接收速度来说较长，故输入数据通常不用加锁存器 来锁存,而直接使用三态缓冲器与CPU数据总线相连即可。 输出数据时,一般都需要锁存器将要输出的数据保持一 段时间,其长短和外设的动作相适应。锁存时，在锁存允 许端CE=1(为无效电平)时,数据总线上的新数据不能进入 锁存器。只有当确知外设已取走CPU上次送入锁存器的数 据,方能在CE=0（为有效电平）时将新数据再送入锁存器 保留
输入输出(无条件程序传送原理图姐图63所示。 至 CPU DB 1-8锁存 态 至输出设备CE 1-87数平趣人1-8 来自输入设备 的数据 WR 端口地址 译码 图6.3无条件程序传送的输入输出方式 拓宽数育网 kkkenEdu 翰入输出5中断
输入输出(无条件程序传送)原理图如图6.3所示
在输入时,假定来自外设的数据已输入至三态缓冲器, 于是当cPU执行IN指令时,所指定的端口地址经地址总线的 低16位或低8位送至地址译码器,CPU进入了输入周期选中 的地址信号和M/o(以及RD)相“与”后去选通输入三态 缓 冲器,把外设的数据与数据总线连通并读入cPU。显然,这 样做必须是当CPU执行IN指令时外设的数据是已准备好的, 否则就会读错。 翰入输出5中断
在输入时，假定来自外设的数据已输入至三态缓冲器， 于是当CPU执行IN指令时，所指定的端口地址经地址总线的 低16位或低8位送至地址译码器，CPU进入了输入周期,选中 的地址信号和M/IO（以及RD）相“与”后,去选通输入三态 缓 冲器，把外设的数据与数据总线连通并读入CPU。显然，这 样做必须是当CPU执行IN指令时,外设的数据是已准备好的， 否则就会读错
在输出时,假定CPU的输出信息经数据总线已送到输 出锁存器的输入端;当CPU执行OUT指令时端口的地址 由 地址总线的低8位地址送至地址译码器,CPU进入了输出 周期所选中的地址信号和M/O(以及WR信号)相“与” 后,去选通锁存器,把输出信息送至锁存器保留由它再 把信息通过外设输出。显然,在CPU执行OUT指令时必 须 确信所选外设的锁存器是空的。 翰入输出5中断
在输出时，假定CPU的输出信息经数据总线已送到输 出锁存器的输入端；当CPU执行OUT指令时,端口的地址 由 地址总线的低８位地址送至地址译码器，CPU进入了输出 周期,所选中的地址信号和M/IO（以及WR 信号）相“与” 后，去选通锁存器，把输出信息送至锁存器保留,由它再 把信息通过外设输出。显然，在CPU执行OUT指令时,必 须 确信所选外设的锁存器是空的
例:一个采用同步传送的数据采集系统如图64所示。 sM/1o·WR·20-18 20H CPU /10.RD.1oH了 A/1.RD·11H 8位 8位 □级冲寄存器 □4位数字电压表 □功举放大器 …3P多P 输人数据(拟量) 图6.4无条件输入的数据采集系统接口框图 翰入输出5中断
例：一个采用同步传送的数据采集系统如图6.4所示