3、逻设计仿真 ispLEVER Project Navigator-[D:鸿星\\实验\shy4ITL194.syn File-yiewource Process Options Tools WindoyHew Source 选择菜单 tT souIrce Cancel IILl Op 选择NeW…画s0 t Constraint Fil Verilog Test Fixture Fi VHDL Test Bench 冒 ave form stimulus 自 自 AL Fitter Report 选择 xispLEVER Auto-Make Log File 源文件类型 Text Editor 口× LOOLS5_0_STR Hey Fill File Name 输入 TTL194 测试向量 Default Dot Extension 文件名 dy 2005 备 LATTICE「回Mer m招商 c《A
3、逻辑设计仿真 选择菜单 source 选择New… 选择 源文件类型 输入 测试向量 文件名
ispLEVER Project Navigator-D:\沈鸿星1.…\实验lahy4r194.syn 步图C口园路m? 包战=网 E Iext Editor- [tt1194 abv] ources in Project le Edit View Templates Tools Options window Help IIL194 n Documents SpLSI5256VE-165LF256 MODULE TTL194 8 top (top. sch N3. INO CLK KO. K1 PIN T(t114.ab1) Q3.. Q0 PIN ISTYPE BUFFER REG D Portions Copyright(q K=[K1.K0] completed TEST_VECTORS([CLK K DIN]->Q) 编辑测 aREPEAT Launching:B. NispT OREPEAT 试向量 @ REPEAT4{[.C..1.1]->,X REPEAT2{[.C.,0.3]->.x @ REPEAT2{[.C.0.4]->X 源文件 @ REPEAT2{[.C,,0,5]->,X Automake Log/END E Revision Controls (OFF) Ln 12 Col 1 Rec Off No Wrap DOS INS NUM CAP Document 1 of 1 Ready 在,国C1s 器Wav 二收3愿204
编辑测 试向量 源文件