系统可编程技不 第3讲 ABEL语音源文件基本格式 规则
在系统可编程技术 第3讲 ABEL语音源文件基本格式 规则
ABEL一HDL硬件描述语言 ABEL语音是美国 DATA VO公司开发的一种逻辑设计 软件,它是最早流行的硬件描述语言,简单易学,有多种 EDA开发软件支持。它能支持多种型号的PLD器件(主要 是 Lattice公司的芯片)。 硬件描述语音与原理图逻辑设计相比有如下特点: 以文本形式表示逻辑电路的结构和行为,可直接将逻辑方 程、真值表或状态图转换为硬件描述语言的形式 设计精确简练,便于阅读和分析 易于设计修改、调用、共享和更新 与原理图混合设计,构成“自顶而下”的层次化设计方法
ABEL语音是美国DATA I/O公司开发的一种逻辑设计 软件，它是最早流行的硬件描述语言，简单易学，有多种 EDA开发软件支持。它能支持多种型号的PLD器件（主要 是Lattice公司的芯片）。 ABEL－HDL硬件描述语言 硬件描述语音与原理图逻辑设计相比有如下特点： •以文本形式表示逻辑电路的结构和行为，可直接将逻辑方 程、真值表或状态图转换为硬件描述语言的形式 •设计精确简练，便于阅读和分析 •易于设计修改、调用、共享和更新 •与原理图混合设计，构成“自顶而下”的层次化设计方法
ABLE一HDL源文件基本格式 模块头 五个部分 设计说明 设计描述 设计仿真 结束模块
ABLE－HDL源文件基本格式 五 个 部 分 模块头 设计说明 设计描述 设计仿真 结束模块
Module compa 模块头部分 Tile4位二进制数值比较器’ Declaration 设计说明部分 A3, A2, Al,A0 pin; B3, B2, Bl, B0 pin a NE B, A EQ B,A GT B, A Lt B pin istype'com NoYes=0. 位二进制数值比较器源文件 A=[A3,A2,A!,A0] B=B3, B2, B1, B01 Equations A EQ B=(A==B) A GTB=!(AB) 设计描述部分 AGT B=A>B ALT B=A<B Test Vectors([A, B]->A EQ B, A GT B,A L 设计仿真部 分 [0,01->Yes, No, No, Nol 1,0]->INo, Yes, No, Yes] 3, 91->NO, No, Yes, Yes END 结束部分
4 位 二 进 制 数 值 比 较 器 ABEL 源 文 件 Module comp4 Title ‘4位二进制数值比较器’ Declaration A3,A2,A1,A0 pin; B3,B2,B1,B0 pin; A_NE_B,A_EQ_B,A_GT_B,A_LT_B pin istype’com’; No,Yes = 0,1; A=[A3,A2,A!,A0]; B=[B3,B2,B1,B0]; Equations A_EQ_B = (A==B); A_GT_B = !(A==B); A_GT_B = A>B; A_LT_B = A<B; Test_Vectors([A,B]->[A_EQ_B,A_GT_B,A_LT_B,A_NE_B]) [0,0]->[Yes,No,No,No]; [1,0]->[No,Yes,No,Yes]; [3,9]->[No,No,Yes, Yes]; END 模块头部分 设计说明部分 设计描述部分 设计仿真部 分 结束部分
、模块头部分 表明ABEL硬件描述的开始 格式: MODULE模块名 模块名由用户自定义 例: MODULE4comp 说明: 此语句是必须的,它是一个模块的头,而 且必须有一个END语句与之相配合,模块名相 当于元件符号
一、模块头部分 格式： MODULE 模块名 模块名由用户自定义 例： MODULE 4comp 表明ABEL硬件描述的开始 说明： 此语句是必须的，它是一个模块的头，而 且必须有一个END语句与之相配合，模块名相 当于元件符号