61.3存储器芯片的主要技术指标 存储容量 存储器芯片的存储容量用“存储单元个数×每存储单 元的位数”来表示。当计算机的内存确定后,选用容量大 的芯片则可以少用几片,这样不仅使电路连接简单,而且 功耗也可以降低。 2.存取时间和存取周期 存取时间又称存储器访问时间,即启动一次存储器操 作(读或写)到完成该操作所需要的时间。CPU在读写存 储器时,其读写时间必须大于存储器芯片的额定存取时间。 如果不能满足这一点,微型机则无法正常工作 存取周期是连续启动两次独立的存储器操作所需间隔 的最小时间。若令存取时间为tA,存取周期为TC,则 者的关系为TC2tA。 诗接以 退出
6.1.3 存储器芯片的主要技术指标 1. 存储容量 存储器芯片的存储容量用“存储单元个数×每存储单 元的位数”来表示。当计算机的内存确定后，选用容量大 的芯片则可以少用几片，这样不仅使电路连接简单，而且 功耗也可以降低。 2. 存取时间和存取周期 存取时间又称存储器访问时间，即启动一次存储器操 作（读或写）到完成该操作所需要的时间。CPU在读写存 储器时，其读写时间必须大于存储器芯片的额定存取时间。 如果不能满足这一点，微型机则无法正常工作。 存取周期是连续启动两次独立的存储器操作所需间隔 的最小时间。若令存取时间为tA，存取周期为TC，则二 者的关系为TC≥tA。 退 出
3.可靠性 目前所用的半导体存储器芯片的平均故障间隔时间约 为5×106~1×108小时左右。 4.功耗 使用功耗低的存储器芯片构成存储系统,不仅可以减 少对电源容量的要求,而且还可以提高存储系统的可靠性 诗接以 退出
6.1.3 3. 可靠性 目前所用的半导体存储器芯片的平均故障间隔时间约 为5×l06～l×108小时左右。 4. 功耗 使用功耗低的存储器芯片构成存储系统，不仅可以减 少对电源容量的要求，而且还可以提高存储系统的可靠性。 退 出
6.1.4随机存取存储器的存储元及外部特性 、静态存储器 1.SRAM的存储元 静态RAM的基本存储电路(即存储元)一般是由6个 MOS管组成的双稳态电路,如图6.1所示 2.SRAM的外部特性 6264芯片是一个8K×8b的 CMOS SRAM芯片,其引 脚如图6.2所示。 A0~A2:13根地址信号线。一个存储芯片上地址线的 多少决定了该芯片有多少个存储单元。通常这13根地址线 通常接到系统地址总线的低13位上,以便CPU能够寻址 芯片上的各个单元。 诗接以 退出
6.1.4 随机存取存储器的存储元及外部特性 一、静态存储器 1. SRAM的存储元 静态RAM的基本存储电路（即存储元）一般是由6个 MOS管组成的双稳态电路，如图6.1所示。 2. SRAM的外部特性 6264芯片是一个8K×8bit的CMOS SRAM芯片，其引 脚如图6.2所示。 A0～Al2:13根地址信号线。一个存储芯片上地址线的 多少决定了该芯片有多少个存储单元。通常这13根地址线 通常接到系统地址总线的低13位上，以便CPU能够寻址 芯片上的各个单元。 退 出
D0~D7:8根双向数据线。对SRAM芯片来讲,数据线 的根数决定了芯片上每个存储单元的二进制位数。使用时, 这8根数据线与系统的数据总线相连。 Cs1、CS2:片选信号线 OE:输出允许信号。只有当为低电平时,CPU才能 够从芯片中读出数据,通常与系统总线的MEMW相连 WE:写允许信号。当WE为低电平时,允许数据写入 芯片,通常与系统总线的MEMW相连 其它引脚:Vcc为+5V电源,GND是接地端,NC表示 空端。 诗接以 退出
6.1.4 D0～D7:8根双向数据线。对SRAM芯片来讲，数据线 的根数决定了芯片上每个存储单元的二进制位数。使用时， 这8根数据线与系统的数据总线相连。 CS1 、CS2：片选信号线。 OE：输出允许信号。只有当为低电平时，CPU才能 够从芯片中读出数据，通常与系统总线的MEMW相连。 WE：写允许信号。当WE为低电平时，允许数据写入 芯片，通常与系统总线的MEMW相连。 其它引脚：Vcc为+5V电源，GND是接地端，NC表示 空端。 退 出
二、动态存储器 1.DRAM的存储元 单管动态存储元电路如图63所示 2.DRAM的外部特性 图64所示为2164A的引脚图,其引脚功能如下: A0~A7:地址输入线。DRAM芯片在构造上的特点是 芯片上的地址引脚是复用的。两次送到芯片上去的地址分 别称为行地址和列地址。在相应的锁存信号控制 被锁存到芯片内部的行地址锁存器和列地址锁存器中 DN和DOUT:芯片的数据输入、输出线。 RAS:行地址锁存信号 CAs:列地址锁存信号 WE:写允许信号。当它为低电平时,允许将数据写入。 反之,当WE=时,可以从芯片读出数据 诗接以 退出
6.1.4 二、动态存储器 1. DRAM的存储元 单管动态存储元电路如图6.3所示。 2. DRAM的外部特性 图6.4所示为2164A的引脚图，其引脚功能如下： A0～A7：地址输入线。DRAM芯片在构造上的特点是 芯片上的地址引脚是复用的。两次送到芯片上去的地址分 别称为行地址和列地址。在相应的锁存信号控制下，它们 被锁存到芯片内部的行地址锁存器和列地址锁存器中。 DIN和DOUT：芯片的数据输入、输出线。 RAS：行地址锁存信号。 CAS：列地址锁存信号。 WE：写允许信号。当它为低电平时，允许将数据写入。 反之，当WE=l时，可以从芯片读出数据。 退 出