能工作，实现Y=A·B；若不外接电源VDD和电阻RD，则电路不能工作。+V0o?t外接R,&AOAoLBoBo-(b)(a)图2.16CMOS漏极开路门（a）电路图（b）符号图②可以方便实现电平移位。因为OD门输出R+VDoAt0级MOS管漏极电源是外接的，VoH随VDDIRDB,o的不同而改变，所以可以用来实现电平变换。③可以用于实现“线与”功能，即把几个ODY=A,B,-A,B42门的输出端，直接用导线连接起来实现“与”= A,B, + A,B2运算，在图2.17中，就是两个OD门进行B2 0“线与”连接的电路。④OD门的带负载能图2.17两个OD门的“线与”连接电路图力强。输出端为高电平时带拉电流负载的能力loa(-Vopr-om），决定于外接电源VopRp和电阻Rp的大小；输出端为低电平时，带灌电流负载的能力IoL，由输出MOS管的容量决定，比较大。例如双2输入漏极开路与非门CC40107，当VDD=10V，VoL=0.5V时，IoL≥37mA；若VDD=15V，VoL=0.5V时，则loL≥50mA。2.2.2CMOS门电路的外部特性CMOS门电路对外部呈现的电气特性，主要包括输入特性、输出特性、传输特性等静态特性和传输延迟时间、交流噪声容限、动态功耗等动态特性。上述的图2.2～图2.4所示无缓冲CMOS门电路有许多缺陷，所以CMOS门电路常常采用非门缓冲或隔离，如图2.5、图2.6所示，用来防止输入信号对电路参数的影响，或者防止多变量相“或”对多个NMOS管并联造成输出电阻减小带来输出高电平降低，或者多变量相“与”对由多个NMOS管相串联造成输出电阻增大而带来输出低电平升高。两者对电路性能的影响见表2.3。表2. 3缓冲对电路性能的影响特性不带缓冲带缓冲噪声容限>20%VDD>30%VDD输出波形不对称对称输出阻抗变化恒定输入电容大小交流电压增益低高快传输延迟慢11
11 能工作，实现 Y = A B ；若不外接电源 VDD′和电阻 RD，则电路不能工作。 图 2.16 CMOS 漏极开路门 （a）电路图 (b)符号图 ②可以方便实现电平移位。因为 OD 门输出 级 MOS 管漏极电源是外接的，VOH随 VDD′ 的不同而改变，所以可以用来实现电平变换。 ③可以用于实现“线与”功能，即把几个 OD 门的输出端，直接用导线连接起来实现“与” 运算，在图 2.17 中，就是两个 OD 门进行 “线与”连接的电路。④OD 门的带负载能 力强。输出端为高电平时带拉电流负载的能 力 IOH(= D DD1 OH R V - V )，决定于外接电源 VDD′ 和电阻 RD 的大小；输出端为低电平时，带灌电流负载的能力 IOL，由输出 MOS 管的容量决 定，比较大。例如双 2 输入漏极开路与非门 CC40107，当 VDD′=10V，VOL=0.5V 时，I OL≥ 37mA；若 VDD′=15V，VOL=0.5V 时，则 IOL′≥50mA。 2.2.2 CMOS 门电路的外部特性 CMOS 门电路对外部呈现的电气特性，主要包括输入特性、输出特性、传输特性等静态特 性和传输延迟时间、交流噪声容限、动态功耗等动态特性。上述的图 2.2～图 2.4 所示无缓冲 CMOS 门电路有许多缺陷，所以 CMOS 门电路常常采用非门缓冲或隔离，如图 2.5、图 2.6 所示，用来防止输入信号对电路参数的影响，或者防止多变量相“或”对多个 NMOS 管并联 造成输出电阻减小带来输出高电平降低，或者多变量相“与”对由多个 NMOS 管相串联造成 输出电阻增大而带来输出低电平升高。两者对电路性能的影响见表 2.3。 表 2.3 缓冲对电路性能的影响 图 2.17 两个 OD 门的“线与”连接电路图
显然，要研究CMOS电路的外部特性时，只需研究作为缓冲器的反相器（即非门）的外部特性即可。一。CMOS电路的静态特性1.CMOS门电路的静态输入特性反映i=f(V)的曲线，叫做输入伏安特性曲线，简称为输入特性，如图2.18(c)所示。每个MOS管栅极与沟道之间都有一层很薄的S:O2（二氧化硅)层，其厚度只有1X10°A左右，耐压值只有80～100V，阻抗高达10GQ以上，对于这种高阻抗的输入端，只要外界有很小的感应电荷源，就可能在输入端迅速积累建立起相当高的电压，造成S:O2介质击穿，所以在CMOS电路中，常用图2.18（a）所示的输入电路进行保护。川VaNDLVDD+MDF-(ea)(b)LVs图2.18CMOS反相器的输入特性(a)电路(b)示意图(c)输入特性在图2.18（a）中，当V;<-VDF(-0.7V)时，Di导通，V经Dl、Rs从输入端流出，对应（c图输入特性曲线中第三象限部分的斜率为1/Rs。当V>VpD+VpF=Vpp+0.7时，D3导通，Vi从输入端经D流入VpD，Vi将随着Vi的增加而急剧增加，对应输入特性曲线中第一象限中接近于垂线的部分。当-0.7V<V≤VD+0.7时，i~0。图（a）中，Rs=1.5～2.5KQ，是个保护电阻，用于与MOS管的极间电容配合构成积分网络，滤除输入端可能出现的瞬间干扰。当V:超出正常工作范围时，Di、D3、Rs组成的保护电路动作，如果超过保护电路的承受能力，则反相器就会损坏。根据图2.18（c)所示CMOS电路的输入特性，可以得出以下结论：①输入电压V:在正常范围时，输入电流i～0，输入端呈很高输入阻抗。所以，一级CMOS电路可以带动多级同类CMOS门。但是，由于CMOS门电路的高输入阻抗易受干扰或静电击穿，所以多余的输入端切勿悬空。同时，悬空的输入端还会因输入端电平的不确定而造成逻辑错误。多余的输入端可以同其他输入端连续在一起使用，或者将“或”门多余的输入端接地，将“与”门多余的输入端接高电平或正电源。②为防止干扰电压太高或太负使得流过保护二极管的电流过大（大于1mA），造成保护二极管的损坏，运输途中一般要求输入端接地。若接低压信号源、大电容器，或长导线电路时，应串接一个1～10KQ的限流电阻。2.CMOS电路的静态输出特性反映Vo=f(io)的曲线，叫做输出伏安特性曲线，简称为输出特性，如图2.19(c)所示。它包括输出端向负载提供电流与从负载吸收电流两种情况。显然，输出电路结构不相同，相应12
12 显然，要研究 CMOS 电路的外部特性时，只需研究作为缓冲器的反相器(即非门)的外部 特性即可。 一. CMOS 电路的静态特性 1.CMOS 门电路的静态输入特性 反映 ii=f(Vi)的曲线，叫做输入伏安特性曲线，简称为输入特性，如图 2.18(c)所示。 每个 MOS 管栅极与沟道之间都有一层很薄的 SiO2(二氧化硅)层，其厚度只有 1×103Ａ左 右，耐压值只有 80～100V，阻抗高达 10GΩ以上，对于这种高阻抗的输入端，只要外界有很 小的感应电荷源，就可能在输入端迅速积累建立起相当高的电压，造成 SiO2 介质击穿，所以 在 CMOS 电路中，常用图 2.18(a)所示的输入电路进行保护。 图 2.18 CMOS 反相器的输入特性 (a)电路 (b)示意图 (c)输入特性 在图 2.18(a)中，当 Vi＜-VDF(-0.7V)时，D1 导通，Vi 经 D1、RS从输入端流出，对应(c)图 输入特性曲线中第三象限部分的斜率为 1／RS。当 Vi＞VDD+VDF=VDD+0.7 时，D3 导通， Vi′从输入端经 D3 流入 VDD，Vi′将随着 Vi 的增加而急剧增加，对应输入特性曲线中第一象 限中接近于垂线的部分。当-0.7V＜Vi≤VDD+0.7 时，ii≈0。图(a)中，RS=1.5～2.5KΩ，是一 个保护电阻，用于与 MOS 管的极间电容配合构成积分网络，滤除输入端可能出现的瞬间干 扰。当 Vi 超出正常工作范围时，D1、D3、RS组成的保护电路动作，如果超过保护电路的承受 能力，则反相器就会损坏。 根据图 2.18(c)所示 CMOS 电路的输入特性，可以得出以下结论： ①输入电压 Vi 在正常范围时，输入电流 ii≈0，输入端呈很高输入阻抗。所以，一级 CMOS 电路可以带动多级同类 CMOS 门。但是，由于 CMOS 门电路的高输入阻抗易受干扰或静电击 穿，所以多余的输入端切勿悬空。同时，悬空的输入端还会因输入端电平的不确定而造成逻 辑错误。多余的输入端可以同其他输入端连续在一起使用，或者将“或”门多余的输入端接 地，将“与”门多余的输入端接高电平或正电源。 ②为防止干扰电压太高或太负使得流过保护二极管的电流过大(大于 1mA)，造成保护二极 管的损坏，运输途中一般要求输入端接地。若接低压信号源、大电容器，或长导线电路时，应 串接一个 1～10KΩ的限流电阻。 2.CMOS 电路的静态输出特性 反映 VO =f(i0)的曲线，叫做输出伏安特性曲线，简称为输出特性，如图 2.19(c)所示。它 包括输出端向负载提供电流与从负载吸收电流两种情况。显然，输出电路结构不相同，相应 °
的输出特性肯定不相同。CMOS电路主要有下述四种输出结构：①标准的CMOS反相器作为输出级：②三态门输出；③漏极开路门作为输出级：④具有对称（供给和吸收）大驱动电流的缓冲输出。下面对前三种结构的输出予以介绍。(1)CMOS反相器带负载时的简化等效电路和输出特性如图2.19(a)(b)所示。在反相器的输出端接上负载RL时，会出现两种情况。P+VDC+VDDO1I4iowolaR.DMj=Un=OR.u0酒Mowi=Um=VooVpo工工I--sv(a)I-10V1*VU=-15V+VDoyoUGsy=15V10VR.OSVR.D+V119MI=VDD6Aio0+io+iououo1I工(b)(c)图2.19CMOS反相器的输出特性(a）输出为高电平时的电路（b）输出为低电平时的电路（c）输出特性曲线第一种情况，Vi为低电平，即V=ViL=OV时，TN管截止、Tp管导通，输出端V。为高电平，即V。=VoH，带拉电流负载。电流I。从VDD经Tp管流出供给负载RL，如图2.19（a）所示。由于这时负载RL是向反相器索取电流，所以人们称之为“拉电流负载”，并把反相器经Tp管流出的最大电流IoH，叫做带拉电流负载的能力，特性见图2.19(c)中的左边部分所示。第二种情况，V为高电平，即V=ViH=VDp时，TN管导通，Tp管截止，输出端V。=VoL，带灌电流负载。电流I。从VDD经负载R'流入反相器，如图2.19(b)所示。由于这时负载V。，电流是流入负载的，所以人们称之为“灌电流负载”，并把反相器能吸收，即允许灌入的最大电流IoL，叫做带灌电流负载的能力，特性见图2.19（c)中的右边部分所示。需要说明的是，电源的电压VDD不同，输出特性当然相应不同。当VDD减小时，/VGSPl和VGSN都会相应减小，Tp、TN管的导电沟道会变窄，导通电阻RoN增大，于是输出高电平VoH会下降（输出低电平VoL会上升），反相器的带负载能力变差。(2)三态门的输出特性在很多场合下，常常需要多个CMOS门电路的输出端同时并接到同一条公共总线上（例如单片机测控系统里用得较多的PC总线、STD总线和RS一232C总线等），去控制同一个（些)设备或电路，或实现数据的双向转输，从而使电路设计简单而又经济。但是，一般的CMOS门电路只有两个状态：0或1，当某个门输出为0时，挂在总线上的其他电路则无法输出1状态否则就造成电路损坏，或造成总线状态不定。因此，必须使挂在总线上的所有电路具有以下功能：工作时，输出0或1状态，不需要或禁止工作时，电路与总线断开，即呈高阻状态。所以，这种门电路具有三种状态：0、1和高阻，故称为三态输出门，常称3S门电路。要实现三态输出十分简单，只要在每个输出端后加一个图2.14所示的CMOS传输门即可，13
13 的输出特性肯定不相同。CMOS 电路主要有下述四种输出结构： ①标准的 CMOS 反相器作为输出级； ②三态门输出； ③漏极开路门作为输出级； ④具有对称(供给和吸收)大驱动电流的缓冲输出。 下面对前三种结构的输出予以介绍。 (1)CMOS 反相器带负载时的简化等效电路和输出特性如图 2.19(a)(b)所示。在反相器的 输出端接上负载 RL 时，会出现两种情况。 图 2.19 CMOS 反相器的输出特性 (a)输出为高电平时的电路 (b)输出为低电平时的电路 (c)输出特性曲线 第一种情况，Vi 为低电平，即 Vi=ViL=OV 时，TN 管截止、TP 管导通，输出端 Vo 为高电 平，即 Vo=VoH，带拉电流负载。电流 Io′从 VDD 经 TP 管流出供给负载 RL，如图 2.19(a)所 示。由于这时负载 RL 是向反相器索取电流，所以人们称之为“拉电流负载”，并把反相器经 TP 管流出的最大电流 IOH，叫做带拉电流负载的能力，特性见图 2.19(c)中的左边部分所示。 第二种情况，Vi 为高电平，即 Vi=ViH=VDD时，TN管导通，TP管截止，输出端 Vo= VoL， 带灌电流负载。电流 Io′从 VDD 经负载 RL′流入反相器，如图 2.19(b)所示。由于这时负载 Vo′电流是流入负载的，所以人们称之为“灌电流负载”，并把反相器能吸收，即允许灌入的 最大电流 IOL，叫做带灌电流负载的能力，特性见图 2.19(c)中的右边部分所示。 需要说明的是，电源的电压 VDD不同，输出特性当然相应不同。当 VDD减小时，|VGSP|和 VGSN都会相应减小，TP、TN管的导电沟道会变窄，导通电阻 RON增大，于是输出高电平 VOH 会下降(输出低电平 VOL会上升)，反相器的带负载能力变差。 (2)三态门的输出特性 在很多场合下，常常需要多个 CMOS 门电路的输出端同时并接到同一条公共总线上(例如 单片机测控系统里用得较多的 PC 总线、STD 总线和 RS－232C 总线等)，去控制同一个(些)设 备或电路，或实现数据的双向转输，从而使电路设计简单而又经济。但是，一般的 CMOS 门 电路只有两个状态：0 或 1，当某个门输出为 0 时，挂在总线上的其他电路则无法输出 1 状态， 否则就造成电路损坏，或造成总线状态不定。因此，必须使挂在总线上的所有电路具有以下 功能：工作时，输出 0 或 1 状态，不需要或禁止工作时，电路与总线断开，即呈高阻状态。 所以，这种门电路具有三种状态：0、1 和高阻，故称为三态输出门，常称 3S 门电路。 要实现三态输出十分简单，只要在每个输出端后加一个图2.14所示的CMOS传输门即可
或者在输出缓冲非门的上、下臂各加一个开关，如图2.13(a)所示，并分别用EN和EN控制，变为图2.13(b)所示。当EN=1时，有EN=0，则Nz管和P2管均导通，输为0或1，电路处于正常工作状态：当EN=0时，有EN=1，则N2管和P2管都截止，输出呈现高阻状态，又称为禁止状态。图2.13所示的三态门，在工作状态时，其输出特特性与上述反相器的输出特性相同。但处于禁止状态时，呈现高阻状态的输出端会0.4uA的漏电流和典型值10～15PF的输出电容，当总线上并联的门电路增多或环境温度升高时，会给总线的电平值带来较大的影响。（3）漏极开路门的输出特性去掉反相器中的PMOS管，只保留NMOS管，如图2.16所示，从而形成漏极开路门，简称OD门(OpenDrainGate），其应用电路及输出特性如图2.20所示。OD门不能向负载提供电流，但是可以做得能够吸收很大的灌电流，例如双2输入OD与非门CC40107，在VDD=10V时，IoLmax可达68mA。D-Uas=6V截止RD5VPloLANlolotJSN2V1V0030124Ups(V)3(a)(b)图2.20（a）OD门线与连接电路图（b）OD门的输出特性使用OD门时，需外加漏极电阻、阻值不能太小，以NMOS管的漏极电流不超过最大低电平电流为准。漏极电阻接到VDD上，输出逻辑电平Uo随着不同的VDD而不同，同时OD门的工作速度因外加电阻的不同而不同程度的降低。3.CMOS门电路的传输特性反映V。=f(V)曲线，形象具体地描述输出电压V。与输入电压V的关系，叫做电压传输特性，如图2.21(a)所示。oNAip/mAUNTUNHeEuLEFABJOUTNmJUnLuNUmUn,uvUTN0(a)电压传输特(b）电流传输特14图2.21CMOS非门的传输特
14 或者在输出缓冲非门的上、下臂各加一个开关，如图 2.13(a)所示,并分别用 EN 和 EN 控制， 变为图 2.13(b)所示。当 EN=1 时，有 EN =0，则 N2 管和 P2 管均导通，输为 0 或 1，电路处 于正常工作状态；当 EN=0 时，有 EN =1，则 N2 管和 P2 管都截止，输出呈现高阻状态，又称 为禁止状态。图 2.13 所示的三态门，在工作状态时，其输出特特性与上述反相器的输出特性 相同。但处于禁止状态时，呈现高阻状态的输出端会 0.4 A 的漏电流和典型值 10～15PF 的 输出电容，当总线上并联的门电路增多或环境温度升高时，会给总线的电平值带来较大的影 响。 (3)漏极开路门的输出特性 去掉反相器中的 PMOS 管，只保留 NMOS 管，如图 2.16 所示，从而形成漏极开路门，简 称 OD 门(Open Drain Gate)，其应用电路及输出特性如图 2.20 所示。OD 门不能向负载提供 电流，但是可以做得能够吸收很大的灌电流，例如双 2 输入 OD 与非门 CC40107，在 VDD=10V 时，IOLmax 可达 68mA。 图 2.20 (a) OD 门线与连接电路图 (b) OD 门的输出特性 使用 OD 门时，需外加漏极电阻、阻值不能太小，以 NMOS 管的漏极电流不超过最大低 电平电流为准。漏极电阻接到 VDD 上，输出逻辑电平 U0 随着不同的 VDD 而不同，同时 OD 门 的工作速度因外加电阻的不同而不同程度的降低。 3.CMOS 门电路的传输特性 反映 ( ) 0 Vi V = f 曲线，形象具体地描述输出电压 V0 与输入电压 Vi 的关系，叫做电压传输 特性，如图 2.21(a)所示。 图 2.21 CMOS 非门的传输特 电压传输特 电流传输特
反映i=f(V)的曲线，形象具体地描述了漏极电流i与输入电压u，的关系，称之为电流传输特性，如图2.21(b)所示。图2.21(a)（b)所示的特性曲线分析如下：①AB段：Vi<VIN，TN管截止，Tp管导通，V。=VDD,iD=O,功耗极小。VIN称为T管截止电压。②BC段：V>ViN，TN管导通，但导通电阻较大，故Vo略有下降，ip开始出现并逐渐增加，功耗也随之增加。③CD段：VH=VDD称为阅值电压。U.在Vm附近，TN、Tp均导通，但导通电阻都较小，是U。随V改变而急剧变化的区域，iD最大，功耗也最大。④DE、EF段与BC、AB段是对应的，只不过TN管、Tp管的工作状态在DE和BC段，与EF和AB段的情况正好相反。从CMOS反相器的传输特性曲线分析得出的结论：电流传输特性表明，当V=Vr时，器件电流最大，即在反相器输出波形的上升沿、下降沿期间均有瞬间导通流存在并产生动态功耗。这就要求我们：一般情况下不要使器件长期工作在Vr附近。②输入电压为低电平ViL时，输出高电平Vo-VoH～VDD，输入电压为高电平ViH时，输出低电平V。=VoL~0.05V；阈值电压是反相器的转折电压VrVDD。③当输入电压V:高于0.05V以后，输出电平并没有马上发生变化，这说明，如果在输入低电平上叠加有正向噪声或干扰，只要幅度不是太大，就不会影响电路的输出状态。我们称，在输入低电平时，保证输出高电平变化不大于10%VDD时所容许的最大正向噪声电压为输入低电平时的噪声容限VNL。同样，在输入高电平时，保证输出低电平变化不大于10%VDD时所容许的最大负向噪声电压为输入高电平时的噪声容限VNH。CMOS门电路的VNL=VNH≥30%VDD。因此，只要提高电源电压VDD就可以提高CMOS电路的抗干扰能力，这是CMOS电路的重要特点。需要指出的是：除了用静态噪声容限VN外，还有用最大输入低电平电压ViLmax和最小输入高电平电压ViHmin来表示CMOS门电路的抗干扰能力，其定义分别是输出电压高、低电平变化不超过10%VDp时的输入电压值。4.CMOS门电路的静态功耗特性静态功耗是指电路没有翻转时电源电压同静态电流的乘积，即Ps=VDD-IDD（2.10)上式中，IDD主要是并联在VDD和地之间的二极管的漏电流形成的，包括输入保护二极管的反向漏电流，Ps是与衬底间的寄生二极管的反向漏电流及沟道漏电流。一般的SSI小规模CMOS集成电路）的平均静态功耗Ps≤1OuW，显然是微不足道的。但是，Ps会随着版面面积的增大，集成密度的增大和电源电压的增大而略有增大。在CMOS集成电路手册中，静态功耗Ps是以指定温度、指定电压VDD下静态漏电流的形式给出的。例如，CC4000系列的反相器CC4069在指定温度25℃、VDD=10V时，IDD≤0.5μA；15
15 反映 ( ) D Vi i = f 的曲线，形象具体地描述了漏极电流 D i 与输入电压 i u 的关系，称之为电流传 输特性，如图 2.21(b)所示。 图 2.21(a)(b)所示的特性曲线分析如下： ①AB 段：Vi＜VTN，TN 管截止，TP 管导通， VO =VDD ,iD = 0,功耗极小。VTN 称为 T N 管截止电压。 ②BC 段：Vi＞VTN，TN管导通，但导通电阻较大，故 VO略有下降，iD开始出现并逐渐增 加，功耗也随之增加。 ③CD 段： VTH 2VDD 1 = 称为阈值电压。Ui 在 VTH 附近，TN、TP 均导通，但导通电阻都较 小，是 Uo 随 Vi 改变而急剧变化的区域，iD最大，功耗也最大。 ④DE、EF 段与 BC、AB 段是对应的，只不过 TN 管、TP 管的工作状态在 DE 和 BC 段， 与 EF 和 AB 段的情况正好相反。 从 CMOS 反相器的传输特性曲线分析得出的结论： ①电流传输特性表明，当 Vi=VT时，器件电流最大，即在反相器输出波形的上升沿、下降 沿期间均有瞬间导通流存在并产生动态功耗。这就要求我们：一般情况下不要使器件长期工 作在 VT附近。 ②输入电压为低电平 ViL时，输出高电平 VO=VOH≈VDD，输入电压为高电平 ViH 时，输出 低电平 Vo=VoL≈0.05V；阈值电压是反相器的转折电压 VT≈ 2 DD 1 V 。 ③当输入电压 Vi 高于 0.05V 以后，输出电平并没有马上发生变化，这说明，如果在输入 低电平上叠加有正向噪声或干扰，只要幅度不是太大，就不会影响电路的输出状态。我们称， 在输入低电平时，保证输出高电平变化不大于 10%VDD 时所容许的最大正向噪声电压为输入 低电平时的噪声容限 VNL。同样，在输入高电平时，保证输出低电平变化不大于 10%VDD时所 容许的最大负向噪声电压为输入高电平时的噪声容限 VNH。CMOS 门电路的 VNL=VNH≥ 30%VDD。因此，只要提高电源电压 VDD 就可以提高 CMOS 电路的抗干扰能力，这是 CMOS 电路的重要特点。 需要指出的是：除了用静态噪声容限 VN 外，还有用最大输入低电平电压 ViLmax 和最小输 入高电平电压 ViHmin 来表示 CMOS 门电路的抗干扰能力，其定义分别是输出电压高、低电平 变化不超过 10%VDD时的输入电压值。 4.CMOS 门电路的静态功耗特性 静态功耗是指电路没有翻转时电源电压同静态电流的乘积，即 S DD DD P =V I (2.10) 上式中，IDD主要是并联在 VDD和地之间的二极管的漏电流形成的，包括输入保护二极管 的反向漏电流，PS是与衬底间的寄生二极管的反向漏电流及沟道漏电流。 一般的 SSI(小规模 CMOS 集成电路)的平均静态功耗 PS≤10µW，显然是微不足道的。但 是，PS会随着版面面积的增大，集成密度的增大和电源电压的增大而略有增大。 在 CMOS 集成电路手册中，静态功耗 PS是以指定温度、指定电压 VDD下静态漏电流的形式 给出的。例如，CC4000 系列的反相器 CC4069 在指定温度 25℃、VDD=10V 时，IDD≤0.5µA；