在+125℃、Vpp=15V时，Ipp≤30uA。二，CMOS门电路的动态特性1.CMOS门电路的传输延迟时间CMOS反相器带容性负载时的输入、输出电压波形如图2.22所示。从图中可以看出：+VDO50%u4Cuo50%TIPLHtrH(）电路(b）波形图2.22CMOS反相器传输延迟时间当输入电压U：大小改变时，CMOS反相器的状态转换总是伴随着输入、输出电容的充、放电过程。电容上电压是不能突变的，所以反相器输出电压U。的变化总是滞后于输入电压的，尤其是在输出端接有负载电容CL时，滞后时间会更长。图中的tpHL一一指输出电压U。由高电平变为低电平的传输延迟时间。定义为U:的上升沿的中点到U。下降沿的中点所经历的时间，如图2.21（b)所示。tpLH一一指输出电压U。由低电平变为高电平的传输延迟时间。定义为U:的下降沿的中点到U。上升沿的中点所经历的时间，如图2.21(b)所示。tpd一一指平均延迟时间tpd=(tpHL+tpLH)/22.CMOS门电路的输出状态转换时间当输入电压U的取值改变时，伴随C的充电和放电过程，输出端的状态将相应产生变化。输出端状态的转换时间，约为CL的充电和放电时间。如图2.23所示。Vp40.50.JtTHLITLH(a)(b)图2.23CMOS反相器输出状态的转换时间(a)电路(b)波形图2.23中：tHL一一指U:改变时，输出电压U。从90%下降到10%所经历的时间，如图2.23(b)所示。tHL实际上是C经T~管的导通电阻Rov进行放电的时间，又称为反相器输出端由高电平变为低电平的转换时间。tLH一一指U，改变时，输出电压U。从10%上升到90%所经历的时间，如图2.23（b）16
16 在+125℃、VDD=15V 时，IDD≤30µA。 二. CMOS 门电路的动态特性 1.CMOS 门电路的传输延迟时间 CMOS 反相器带容性负载时的输入、输出电压波形如图 2.22 所示。从图中可以看出： 当输入电压 Ui 大小改变时，CMOS 反相器的状态转换总是伴随着输入、输出电容的充、 放电过程。电容上电压是不能突变的，所以反相器输出电压Uo的变化总是滞后于输入电压的， 尤其是在输出端接有负载电容 CL时，滞后时间会更长。 图中的 tPHL――指输出电压 Uo 由高电平变为低电平的传输延迟时间。定义为 Ui 的上升沿 的中点到 Uo 下降沿的中点所经历的时间，如图 2.21(b)所示。 tPLH――指输出电压 Uo 由低电平变为高电平的传输延迟时间。定义为 Ui 的下降沿的 中点到 Uo 上升沿的中点所经历的时间，如图 2.21(b)所示。 tPd――指平均延迟时间 tpd=(tPHL+ tPLH)／2 2.CMOS 门电路的输出状态转换时间 当输入电压 Ui 的取值改变时，伴随 Ci 的充电和放电过程，输出端的状态将相应产生变化。 输出端状态的转换时间，约为 CL的充电和放电时间。如图 2.23 所示。 图 2.23 CMOS 反相器输出状态的转换时间 (a)电路 (b)波形 图 2.23 中：tTHL――指 Ui 改变时，输出电压 Uo 从 90%下降到 10%所经历的时间，如图 2.23(b)所示。tTHL实际上是 CL经 TN管的导通电阻 RON进行放电的时间，又称为反相器输出 端由高电平变为低电平的转换时间。 tTLH――指 Ui 改变时，输出电压 Uo 从 10%上升到 90%所经历的时间，如图 2.23(b) 图 2.22 CMOS 反相器传输延迟时间 电路 波形
所示。trLH实际上是Vpp经过导通的Tp管对CL进行充电的时间，又称之为反相器输出端由低电平变为高电平的转换时间。※3.CMOS反相器的动态功耗动态功耗PD是电路在逻辑状态转换过程中产生的功耗，包括瞬间导通功耗Pr和负载电容(2. 11)充（放）电功耗Pc两部分，即P，=P+P门电路输入电压波形的上升沿和下降沿是不可避免的，因此，在输入电压由高变低或由低变高的过程中，根据图2.21（b）所示的电流传输特性，当输入电压等于Vm附近的NMOS管和PMOS管会同时导通并产生如图2.24所示的动态尖峰电流it，从而产生瞬间的导通功耗PT。Pr与输入波形的好坏，电源电压的大小和输入信号重复频率有关。电路的负载电容CL是客观存在的，所以当输出电压由低电平变为高电平时，VDD将通过导通的PMOS管给C充电，C越大，充电时间越长，从而产生不可忽略的电源功耗Pc。显然当输出电压由高电平变为低电平时，CL上的电荷将通过导通的NMOS管放电，从而增加NMOS管的发热程度，这与灌电流负载情况类似。因此，Pc与负载电容CL、输入信号的重复频率f和电源电压VDD的平方成正比。在高频输入信号或大CL的情况下，动态功耗是主要的。尖峰电流的存在，使得电源滤波变得非常重要，动态功耗增加了数字集成芯片对电源容量的要求。※4.交流噪声容限Vv无规则的干扰脉冲信号称之为噪声。“交Voo—IVrpl流噪声容限”是用来表征反相器抗噪声干扰能力大小的参数。反相器对输入信号的响应总是VT有一定延时的，如果干扰脉冲持续的时间很短，甚至输出端状态还没有任何变化，干扰脉冲就消失了，显然这样的脉冲信号对电路毫无影响。所以，反相器对窄脉冲的噪声容限要高于直流噪声的容限。图2.24CMOS反相器的动态尖峰电流0如图2.25所示，是干扰脉冲宽度不同UNAIUNA3VVno=15V10VtNW-10V5V335V22004006001nw/ns2200400600tw/ns（a）正脉冲噪声容限（b）负脉冲噪声容限图2.25CMOS反相器的交流噪声容限时，交流噪声容限的曲线。图中tNw表示干扰脉CMOS反相器的交流噪声容限曲线脉冲宽度，UNA表示干扰脉冲的幅度。从图中看到，若干扰脉宽tww小于门电路的平均延迟时间tpd时，其噪声容限一一能承受干扰脉冲的幅度VNA将迅速增加：若tNW<tpd，则UNA将逐渐下降到VNL或(VDD-VNH)。VNL=VNH=O.4VDD是反相器的直流噪声容限。一是由于VDD增加时，Uos相17
17 所示。tTLH实际上是 VDD经过导通的 TP管对 CL进行充电的时间，又称之为反相器输出端由低 电平变为高电平的转换时间。 ※3.CMOS 反相器的动态功耗 动态功耗 PD是电路在逻辑状态转换过程中产生的功耗，包括瞬间导通功耗 PT和负载电容 充(放)电功耗 PC 两部分，即 PD = PT + PC (2.11) 门电路输入电压波形的上升沿和下降沿是不可避免的，因此，在输入电压由高变低或由低 变高的过程中，根据图 2.21(b)所示的电流传输特性，当输入电压等于 VTH 附近的 NMOS 管 和PMOS管会同时导通并产生如图2.24所示的动态尖峰电流iT,从而产生瞬间的导通功耗PT。 PT与输入波形的好坏，电源电压的大小和输入信号重复频率有关。 电路的负载电容 CL 是客观存在的，所以当输出电压由低电平变为高电平时，VDD 将通过 导通的 PMOS 管给 CL充电，CL越大，充电时间越长，从而产生不可忽略的电源功耗 PC。显 然当输出电压由高电平变为低电平时，CL 上的电荷将通过导通的 NMOS 管放电，从而增加 NMOS 管的发热程度，这与灌电流负载情况类似。因此，PC与负载电容 CL、输入信号的重复 频率 f 和电源电压 VDD的平方成正比。在高频输入信号或大 CL的情况下，动态功耗是主要的。 尖峰电流的存在，使得电源滤波变得非常重要，动态功耗增加了数字集成芯片对电源容量 的要求。 ※4.交流噪声容限 VN′ 无规则的干扰脉冲信号称之为噪声。“交 流噪声容限”是用来表征反相器抗噪声干扰能 力大小的参数。反相器对输入信号的响应总是 有一定延时的，如果干扰脉冲持续的时间很短， 甚至输出端状态还没有任何变化，干扰脉冲就 消失了，显然这样的脉冲信号对电路毫无影响。 所以，反相器对窄脉冲的噪声容限要高于直流 噪声的容限。 如图 2.25 所示，是干扰脉冲宽度不同 时，交流噪声容限的曲线。图中 tNW表示干扰脉 CMOS 反相器的交流噪声容限曲线脉冲宽度， UNA 表示干扰脉冲的幅度。从图中看到，若干扰脉宽 tNW 小于门电路的平均延迟时间 tpd 时， 其噪声容限――能承受干扰脉冲的幅度 VNA 将迅速增加；若 tNW＜tpd，则 UNA 将逐渐下降到 VNL或(VDD-VNH)。VNL=VNH=0.4VDD是反相器的直流噪声容限。一是由于 VDD增加时，UOS 相 图 2.24 CMOS 反相器的动态尖峰电流 图 2.25 CMOS 反相器的交流噪声容限 （a）正脉冲噪声容限 （b）负脉冲噪声容限