6.CMOS与或非门CMOS“与或非”门的电路结构如图2.7所示。因为Y=AB+CD=AB.CD=AB.CD所以，实际的与或非门由三个与非门和一个非门构成。图2.7(b）是它的等效逻辑图，图2.7（c）是其逻辑符号。+V1DeVDO(b)儿示7Ac>Bo1?DoCoP(a)(c)图2.7CMOS与或非门(a）双2一2输入与或非门CC4085的内部电路(b）等效逻辑图（c）符号7.CMOS“异或”门与“同或”门CMOS异或门如图2.8所示。因为：Y=A@B=AB+AB=AB+AB=AB·AB=(A+B)(A+B)=AB+AB(2. 7)所以实际的异或门电路（例如CC4070)可以用图2.8（d)所示的四个与非门实现，也可以用图2.8(a)所示的一个“或非”门和一个“与或非”门来实现。从图2.8(b)中可以看出：Y=AB+A+B=AB+AB=A?B，如图2.8(c)为CC4070芯片中的一个异或门电路，工作原理如表2.2所示：表2.2CC4070内部电路工作原理TGNPxYABABP:00101导通导通截止截止1(A)10101截止导通导通截止0(A)011.0导通截止导通0(A)1截止6
6 6.CMOS 与或非门 CMOS“与或非”门的电路结构如图 2.7 所示。因为 Y = AB +CD = ABCD = ABCD ， 所以，实际的与或非门由三个与非门和一个非门构成。图 2.7(b)是它的等效逻辑图，图 2.7(c) 是其逻辑符号。 图 2.7 CMOS 与或非门 (a)双 2－2 输入与或非门 CC4085 的内部电路 (b)等效逻辑图 (c)符号 7. CMOS“异或”门与“同或”门 CMOS 异或门如图 2.8 所示。因为： Y = A B = AB + AB = AB + AB = AB AB = (A+ B)(A+ B) = AB + AB (2.7) 所以实际的异或门电路(例如 CC4070)可以用图 2.8(d)所示的四个与非门实现，也可以用 图 2.8(a)所示的一个“或非”门和一个“与或非”门来实现。从图 2.8(b)中可以看出： Y = AB + A + B = AB + AB = A B ，如图 2.8(c)为 CC4070 芯片中的一个异或门电路，工 作原理如表 2.2 所示： 表 2.2 CC4070 内部电路工作原理 A B A B TG N1 P1 P2 X Y 0 0 0 1 1 0 1 1 1 0 0 1 导通 导通 截止 截止 截止 导通 导通 截止 导通 截止 截止 导通 1( A ) 0( A ) 0( A ) 0 1 1
110截止截止导通1010导通Voo与或非门或非门P11p-r园TOUNB(a)(b)(c)图2.8异或门（a）逻辑图（b）电路（c）四异或门芯片CC4070的内部电路用四2输入与非门CC4011构成的“异或”门如图2.8（d）所示。“同或”门即为“异或”的非门。所以，在异或门的基础上加一个非门即构成同或门。同或门和异或门的逻辑符号如图2.9(a)(b)所示。图2.8(d)AO-AOEAD-=ABB=D-Y-A0B（a）同或门的电路符号(b)异或门的电路符号图2.9由上述或非门、与或非门、与非门、异或门电路看出，CMOS门电路的构成有以下规律①NMOS管的串联可实现“与逻辑”，并联可实现“或逻辑”，其输出是该逻辑的反，如图2.10(a）（b）所示，等效逻辑电路图如图2.10（c）（d）所示。Y=ABCY=A+B+CF=F,FF-F+FJEEFJERTFiFRCL元1二(a)(b)(c)(d)图2.10NMOS管的串联可实现“与逻辑”，NMOS管的并联可实现“或逻辑”7
7 1 1 0 0 截止 截止 导通 导通 1 0 图 2.8 异或门 (a)逻辑图 (b)电路 (c)四异或门芯片 CC4070 的内部电路 用四2输入与非门CC4011构成的“异或” 门如图 2.8(d)所示。 “同或”门即为“异或”的非门。所以， 在异或门的基础上加一个非门即构成同 或门。同或门和异或门的逻辑符号如图 2.9(a)(b)所示。 (a)同或门的电路符号 (b)异或门的电路符号 图 2.9 由上述或非门、与或非门、与非门、异或门电路看出，CMOS 门电路的构成有以下规律： ①NMOS 管的串联可实现“与逻辑”，并联可实现“或逻辑”，其输出是该逻辑的反，如图 2.10(a)(b)所示，等效逻辑电路图如图 2.10(c)(d)所示。 图 2.10 NMOS 管的串联可实现“与逻辑”,NMOS 管的并联可实现“或逻辑” 图 2.8(d)
(a)NMOS管串联(b)NMOS管并联（c)逻辑函数的串联（d)逻辑函数的并联②每个CMOS门电路都由互补的NMOS管和PMOS管组合而成，且两互补的NMOS管、PMOS管的栅极连接在一起作为输入端。③要实现“与逻辑”，可将相应的NMOS管组合串联：要实现“或逻辑”，可将NMOS管组合并联，如图2.10(c）（d)所示。NMOS管串联时，其对应的PMOS管一定并联；NMOS管并联时，其对应的PMOS管一定串联。根据上述规律，可方便构成简单、直观的组合门电路，见例2.2，例2.3。例2.2用CMOS门电路实现逻辑函数F=AB+C解：因CMOS逻辑电路是以CMOS反相器，CMOS与非门，CMOS或非门等电路为基础的，因此，解题前也把F逻辑变换为非、与非、或非等形式，所以，F=AB+C=AB+C=AB.C(2. 8)实现该函数F的电路如图2.11所示VDAB.C-AB+C图2.11实现函数F=AB+C的CMOS电路图例2.3试画出实现逻辑函数F=（A+B)(C+D)的CMOS电路解：把逻辑函数式F变成“或非一一或非”形式，就可以用CMOS或非门的基本结构实现。变换F为：F=(A+B)(C+D)=(A+B)(C+D)=A+B+C+D(2. 9)用CMOS或非门实现电路如图2.12所示。A+B图2.12用CMOS门电路实现逻辑函数F=（A+B）(C+D）8
8 (a)NMOS 管串联 (b)NMOS 管并联 (c)逻辑函数的串联 (d)逻辑函数的并联 ②每个 CMOS 门电路都由互补的 NMOS 管和 PMOS 管组合而成，且两互补的 NMOS 管、 PMOS 管的栅极连接在一起作为输入端。 ③要实现“与逻辑”，可将相应的 NMOS 管组合串联；要实现“或逻辑”，可将 NMOS 管 组合并联，如图 2.10(c)(d)所示。 ④NMOS 管串联时，其对应的 PMOS 管一定并联；NMOS 管并联时，其对应的 PMOS 管 一定串联。 根据上述规律，可方便构成简单、直观的组合门电路，见例 2.2，例 2.3。 例 2.2 用 CMOS 门电路实现逻辑函数 F = AB+C 解：因 CMOS 逻辑电路是以 CMOS 反相器，CMOS 与非门，CMOS 或非门等电路为基础 的，因此，解题前也把 F 逻辑变换为非、与非、或非等形式，所以， F = AB +C = AB +C = ABC (2.8) 实现该函数 F 的电路如图 2.11 所示 图 2.11 实现函数 F = AB+C 的 CMOS 电路图 例 2.3 试画出实现逻辑函数 F = (A+ B)(C + D) 的 CMOS 电路 解：把逻辑函数式 F 变成“或非――或非”形式，就可以用 CMOS 或非门的基本结构实 现。 变换 F 为： F = (A+ B)(C + D) = (A+ B)(C + D) = A+ B +C + D (2.9) 用 CMOS 或非门实现电路如图 2.12 所示。 图 2.12 用 CMOS 门电路实现逻辑函数 F = (A + B)(C + D)
8.三态门三态门的原理电路和实际电路分别如图2.13（a）（b)所示。中间的Pi管和Ni管组成CMOS反相器，Pi和P2串接后接到电源，另一个NMOS管Ni和N2串接后接到地。P2、N2管栅极加互补信号EN，Y为输出端。当EN=0时，P2和N2都导通，A点相当于接电源，B点相当于接地，电路相当于一个反相器，这时Y=X。当EN=1时，P2和N2都截止，输出端相当于A、B均悬空，输出Y=Z（高阻状态)。具有三态输出的门电路，用符号“√”表示，如图2.13(c)所示，图2.13(d)是三态非门的逻辑符号，其中，控制信号EN输入端的小圆圈表示低电平输入有效，即ENVoe=0 时为工作状态。v(c)肉电路8.输出电路EN(a)(b)(d)图2.13CMOS三态门(a)在输出门的上下方加开关实现三态(b)用MOS管代替图(a)中的开关(c)三态输出通用符号（d)三态门逻辑符号示例一三态非门9.CMOS传输门与模拟开关如图2.14所示CMOS传输门的原理电路图，它是一种传输信号的可控开关电路。图中的NMOS管都是增强型MOS管，源极（s）和漏极（d）可以互换。PMOS管的漏、源极和NMOS管的漏、源极分别并联构成传输门的输入端和输出端。由于MOS管具低导通电阻（约几百欧姆）和很高的截止电阻（大于1OGQ），同时MOS管的漏、源极对栅极具有完全对称的特点，所以利用这些特性能做成接近理想开关的传输门，这种传输门在数字系统中被广泛应用。工作原理如下：9
9 8. 三态门 三态门的原理电路和实际电路分别如图 2.13(a)(b)所示。中间的 P1 管和 N1 管组成 CMOS 反相器，P1 和 P2 串接后接到电源，另一个 NMOS 管 N1 和 N2 串接后接到地。P2、N2 管栅极加 互补信号 EN ，Y 为输出端。当 EN =0 时，P2 和 N2 都导通，A 点相当于接电源，B 点相当于 接地，电路相当于一个反相器，这时 Y = X 。当 EN =1 时，P2 和 N2 都截止，输出端相当于 A、B 均悬空，输出 Y = Z (高阻状态)。具有三态输出的门电路，用符号“▽”表示，如图 2.13(c)所示，图 2.13(d)是三态非门的逻辑符号，其中，控制信号 EN 输入端的小圆圈表示 低 电 平输入 有效， 即 EN =0 时 为工作 状态。 9. CMOS 传输门与模拟开关 如图 2.14 所示 CMOS 传输门的原理电路图，它是一种传输信号的可控开关电路。图中的 NMOS 管都是增强型 MOS 管，源极(s)和漏极(d)可以互换。PMOS 管的漏、源极和 NMOS 管 的漏、源极分别并联构成传输门的输入端和输出端。由于 MOS 管具低导通电阻(约几百欧姆) 和很高的截止电阻(大于 10GΩ)，同时 MOS 管的漏、源极对栅极具有完全对称的特点，所以 利用这些特性能做成接近理想开关的传输门，这种传输门在数字系统中被广泛应用。工作原 理如下： 图 2.13 CMOS 三态门
CI1-TGNa(O~VDD)JUITNTGT141ncrv-口-(a)(b)(c)图2.14CMOS传输门(a）电原理图（b）传输门逻辑符号（c）传输门芯片CC4066的内部电路①当C=1（即VpD）时，C=0（即OV)，无论输入信号V=0～VpD中的任何值，NMOS管和PMOS管中将至少有一个导通（V：为低电平时PMOS管导通，当V为高电平时NMOS管导通，若V为中间值时，两个管子会程度不同地都导通），输入与输出端之间呈现低阻，则输入信号被传送到输出端。若负载电阻RL远远大于导通电阻RoN时，则输出端Vo～Vi。②当C=O（即OV)时，C=1（即VpD)，由于NMOS管Ni的栅极为低电平，PMOS管Pi的栅极为高电平，无论输入信号V=0～+Vpp中的任何值，两个管子Ni、PI都不会导通，所以输入端与输出端被隔断。图2.14(b)是传输门的电路符号。图2.14(c）是四双向模拟开关，即四传输门CC4066内部的实际电路。考虑到管子N1的源极一一衬底间的电压会随着输入电压V：的改变而变化，使得沟道的导通电阻Rov不稳定，从而使传输信号因传输门的传输系数大小不稳定而引起失真，所以管子Ni的衬底经门TG2接输入电压，使衬底和源极保持同电位。CC4066导通电阻RoN的典型值小于50Q，专用精密传输门的RoN<20Q。CMOS传输门和一个反相器结合构成双向模拟开关如图2.15所示。它可以双向传输模拟(b)(a)图2.15双向模拟开关（a）电路图（b)符号图信号，广泛用于斩波、采样保持、模数转换电路中。在图2.15中，C=1时，传输门导通，当C=0时，传输门断开。10.CMOS漏极开路门(OD门)CMOS漏极开路门的电路结构和电路符号如图2.16所示。其特点是：①输出MOS管的漏极是开路的。见图2.16中右边的虚线部分。工作时必须外接电源VDD’和电阻RD，电路才10
10 图 2.14 CMOS 传输门 (a)电原理图 (b)传输门逻辑符号 (c)传输门芯片 CC4066 的内部电路 ①当 C =1 (即 VDD)时， C = 0 (即 OV)，无论输入信号 Vi=0～VDD 中的任何值，NMOS 管和 PMOS 管中将至少有一个导通(Vi 为低电平时 PMOS 管导通，当 Vi 为高电平时 NMOS 管导通，若 Vi 为中间值时，两个管子会程度不同地都导通)，输入与输出端之间呈现低阻，则 输入信号被传送到输出端。若负载电阻 RL远远大于导通电阻 RON时，则输出端 V0≈Vi。 ②当 C = 0 (即 OV)时， C =1 (即 VDD)，由于 NMOS 管 N1 的栅极为低电平，PMOS 管 P1 的栅极为高电平，无论输入信号 Vi=0～+VDD 中的任何值，两个管子 N1、P1 都不会导通，所 以输入端与输出端被隔断。 图 2.14(b)是传输门的电路符号。图 2.14(c)是四双向模拟开关，即四传输门 CC4066 内 部的实际电路。考虑到管子 N1 的源极――衬底间的电压会随着输入电压 Vi 的改变而变化， 使得沟道的导通电阻 RON 不稳定，从而使传输信号因传输门的传输系数大小不稳定而引起失 真，所以管子 N1 的衬底经门 TG2 接输入电压，使衬底和源极保持同电位。CC4066 导通电阻 RON的典型值小于 50Ω，专用精密传输门的 RON＜20Ω。 CMOS 传输门和一个反相器结合构成双向模拟开关如图 2.15 所示。它可以双向传输模拟 图 2.15 双向模拟开关 （a）电路图 (b)符号图 信号，广泛用于斩波、采样保持、模数转换电路中。在图 2.15 中，C=1 时，传输门导通，当 C=0 时，传输门断开。 10. CMOS 漏极开路门(OD 门) CMOS 漏极开路门的电路结构和电路符号如图 2.16 所示。其特点是：①输出 MOS 管的 漏极是开路的。见图 2.16 中右边的虚线部分。工作时必须外接电源 VDD′和电阻 RD，电路才