5.2.7输入配置当1/O口配置为输入时：1）输出缓冲器被禁止2）施密特触发输入被激活。3）根据输入配置（上拉，下拉或浮动）的不同，弱上拉和下拉电阻被连接。4）出现在I/O引脚上的数据在每个APB2时钟被采样到输入数据寄存器5）对输入数据寄存器的读访问可得到/O状态。/O口位的输入配置如图5-2所示
5.2.7 输入配置 当I/O口配置为输入时： 1）输出缓冲器被禁止。 2）施密特触发输入被激活。 3）根据输入配置（上拉，下拉或浮动）的不同，弱上 拉和下拉电阻被连接。 4）出现在I/O引脚上的数据在每个APB2时钟被采样到 输入数据寄存器。 5）对输入数据寄存器的读访问可得到I/O状态。 I/O口位的输入配置如图5-2所示
VpD1开/关>1开/关11读出VDD或VVDD_FT1TTL施密1本保护二极管开/关特触发器11输入驱动器口I/O引脚百入Vss器本保护二极管输出驱动器Vss1-读/写-图5-2输入浮空/上拉/下拉配置
输入数据寄存器 位设置/清除寄存器 输出数据寄存器 读出 写入 读/写 VDD 开/关 开/关 开/关 TTL施密 特触发器 VSS VSS VDD或VDD_FT I/O引脚 保护二极管 输入驱动器 输出驱动器 保护二极管 图5-2 输入浮空／上拉/下拉配置
5.2.8输出配置当1/O口被配置为输出时：1）输出缓冲器被激活。①开漏模式：输出寄存器上的O激活N-MOS，而输出寄存器上的1将端口置于高阻状态（P-MOS从不被激活）。②推挽模式：输出寄存器上的O激活N-MOS，而输出寄存器上的1将激活P-MOS。2）施密特触发输入被激活。3）弱上拉和下拉电阻被禁止。4）出现在/O引脚上的数据在每个APB2时钟被采样到输入数据寄存器。5）在开漏模式时，对输入数据寄存器的读访问可得到/O状态
5.2.8 输出配置 当I/O口被配置为输出时： 1）输出缓冲器被激活。 ① 开漏模式：输出寄存器上的0激活N-MOS，而输出寄 存器上的1将端口置于高阻状态（P-MOS从不被激活）。 ② 推挽模式：输出寄存器上的0激活N-MOS，而输出寄 存器上的1将激活P-MOS。 2）施密特触发输入被激活。 3）弱上拉和下拉电阻被禁止。 4）出现在I/O引脚上的数据在每个APB2时钟被采样到 输入数据寄存器。 5）在开漏模式时，对输入数据寄存器的读访问可得到 I/O状态
6）在推挽式模式时，对输出数据寄存器的读访问得到最后一次写的值。VO口位的输出配置如图5-3所示。开/关1读出nVDD或VDD_FT-TTL施密1本保护二极管特触发器1输入驱动器口/O引脚写入器VDD输出驱动器本保护二极管dP-MOS输出Vss控制-N-MOS读/写Vss推挽或开漏图5-3输出配置
6）在推挽式模式时，对输出数据寄存器的读访问得到 最后一次写的值。 I/O口位的输出配置如图5-3所示。 输入数据寄存器 位设置/清除寄存器 输出数据寄存器 读出 写入 读/写 输出 控制 开/关 TTL施密 特触发器 VDD VSS VDD或VDD_FT I/O引脚 VSS P-MOS N-MOS 推挽或开漏 保护二极管 输入驱动器 输出驱动器 保护二极管 图5-3 输出配置
5.2.9复用功能配置当/O口被配置为复用功能时：1）在开漏或推挽式配置中，输出缓冲器被打开。2）内置外设的信号驱动输出缓冲器（复用功能输出）3）施密特触发输入被激活。4）弱上拉和下拉电阻被禁止。5）在每个APB2时钟周期，出现在/O引脚上的数据被采样到输入数据寄存器6）开漏模式时，读输入数据寄存器时可得到/○口状态7）在推挽模式时，读输出数据寄存器时可得到最后一次写的值。一组复用功能/O寄存器允许用户把一些复用功能重新映像到不同的引脚。/O口位的复用功能配置如图5-4所示
5.2.9复用功能配置 当I/O口被配置为复用功能时： 1）在开漏或推挽式配置中，输出缓冲器被打开。 2）内置外设的信号驱动输出缓冲器（复用功能输出） 3）施密特触发输入被激活。 4）弱上拉和下拉电阻被禁止。 5）在每个APB2时钟周期，出现在I/O引脚上的数据被 采样到输入数据寄存器。 6）开漏模式时，读输入数据寄存器时可得到I/O口状态 7）在推挽模式时，读输出数据寄存器时可得到最后一 次写的值。 一组复用功能I/O寄存器允许用户把一些复用功能重新映 像到不同的引脚。 I/O口位的复用功能配置如图5-4所示