4存储器的读、写周期 在与CPU连接时,CPU的控制信号与存储器的读、写周期之 间的配合问题是非常重要的。 读周期: 读周期时间与读出时间是两个不同的概念。 读出时间—从给出有效地址到外部数据总线上稳定地出现所 读出的数据信息所经历的时间。 读周期时间—则是存储器进行两次连续读操作时所必须间隔 的时间,它总是大于或等于读出时间。 计算机组成原理
计算机组成原理 26 4.存储器的读、写周期 在与CPU连接时, CPU的控制信号与存储器的读、写周期之 间的配合问题是非常重要的。 读周期: 读周期时间与读出时间是两个不同的概念。 读出时间——从给出有效地址到外部数据总线上稳定地出现所 读出的数据信息所经历的时间。 读周期时间——则是存储器进行两次连续读操作时所必须间隔 的时间，它总是大于或等于读出时间
SRAM存储器时序 地址 CS OTD OHA 数据出 D CX CuT 静态存储器的读周期 地址有效-νCS有效→数据输出→≯CS复位→地址撤销 RC 读周期时间t—读出时间tc—片选到数据输出延迟 CX 片选到输出有效 OTD 从断开片选到输出变为三态 OHA 地址改变后的维持时间 计算机组成原理
计算机组成原理 27 SRAM存储器时序 tRC tRC —— 读周期时间 tA —— 读出时间 tCO —— 片选到数据输出延迟 tCX —— 片选到输出有效 tOTD —— 从断开片选到输出变为三态 tOHA —— 地址改变后的维持时间 地址有效→CS有效→数据输出→CS复位→地址撤销 静态存储器的读周期
写周期: 地址有效→CS有效→数据有效→CS复位(数据输入)→地址撤销 ADD WE Dout 静态存储器的读写周期 计算机组成原理
计算机组成原理 28 静态存储器的读写周期 t WC ADD t AW WE t OTW CS Dout t DS t DH Din 写周期： 地址有效→CS有效→数据有效→CS复位（数据输入）→地址撤销
SRAM芯片实例 常用典型的SRAM芯片有6116、6264、62256等 sRAM6116(2K×8) 24 输入 vO 工作方式 23 AAAAAAAADDD 22 CE WE OE DO 234567891 21 WE H High-Z非选择 20 OE 19 A High-Z DO 读 18 L High-Z 写 17 16 High-Z 写 015 11 14 High-Z 选择 1213 计算机组成原理
计算机组成原理 29 常用典型的SRAM芯片有6116、6264、62256等。 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND — — — — — — — — — — — — — — — — — — — — — — — — VCC A8 A9 WE OE A10 CS D7 D6 D5 D4 D3 1 24 2 23 3 22 4 21 5 20 6 19 7 18 8 17 9 16 10 15 11 14 12 13 SRAM芯片实例 SRAM 6116 (2K 8) 输入 I/O 工作方式 CE WE OE DI DO H X X X High-Z 非选择 L H L High-Z DO 读 L L H DI High-Z 写 L L L DI High-Z 写 L H H X High-Z 选择
DRAM存储器 1.单管动态存储元 行选择信号 数据线 行(字)选择 C 刷新 放大器 0工 列选择信号 D 数据输入/输出线 计算机组成原理
计算机组成原理 30 DRAM存储器 1.单管动态存储元 数据线 行(字)选择 C CD T1 1 0 T1