(2)地址译码器 单译码方式适用于小容量存储器中,只有一个译码器。 1.4 地址译码 16 164 A3-/ 16 写入。-读写控制电路 读出写人 读写控制电路}一读出 读选通 写选通 计算机组成原理
计算机组成原理 21 (2) 地址译码器 单译码方式——适用于小容量存储器中，只有一个译码器
双译码方式 地址译码器分成两个,可有效减少选择线的数目。 ·.·············,·····,·,· :64*64 Al 1,1 1,64 矩阵 译 64,1 64,64 : D D D I Y译码器 A6 A7 A8 A9 A10 All 计算机组成原理
计算机组成原理 22 双译码方式 ——地址译码器分成两个，可有效减少选择线的数目。 x 1 x64
(3)驱动器 双译码结构中,在译码器输出后加驱动器,驱动挂在各条 X方向选择线上的所有存储元电路。 (4)IO电路 处于数据总线和被选用的单元之间,控制被选中的单元读 出或写入,放大信息。 (5)片选 在地址选择时,首先要选片,只有当片选信号有效时,此片 所连的地址线才有效 (6)输出驱动电路 为了扩展存储器的容量,常需要将几个芯片的数据线并联 使用;另外存储器的读出数据或写入数据都放在双向的数据 总线上。这就用到三态输出缓冲器。 计算机组成原理
计算机组成原理 23 (3) 驱动器 双译码结构中，在译码器输出后加驱动器，驱动挂在各条 X方向选择线上的所有存储元电路。 (4) I/O电路 处于数据总线和被选用的单元之间， 控制被选中的单元读 (5) 片选 在地址选择时，首先要选片,只有当片选信号有效时，此片 所连的地址线才有效。 (6) 输出驱动电路 为了扩展存储器的容量，常需要将几个芯片的数据线并联 使用；另外存储器的读出数据或写入数据都放在双向的数据 总线上。这就用到三态输出缓冲器
3.SRAM存储器芯片实例 Intel21141024×4的存储器: 4096个基本存储单元,排成64×64(64×16×4)的矩阵; 需10根地址线寻址; X译码器输出64根选择线,分别选择1-64行; Y译码器输出16根选择线,分别选择1-16列控制各列的位 线控制门。 计算机组成原理
计算机组成原理 24 3.SRAM存储器芯片实例 Intel 2114——1024×4 的存储器： • 4096 个基本存储单元，排成64×64 (64×16×4) 的矩阵； • 需 10 根地址线寻址； • X 译码器输出64 根选择线，分别选择 1-64 行； • Y 译码器输出16 根选择线，分别选择1-16 列控制各列的位 线控制门
Intel21141K×4SRAM AAAAAA 行 选 64×64存储矩阵 GND 5678 (64×16×4) 择 I/O 1 输入 I/O 2 列I/O电路 数据 I/0 3 列选择 控制 I/0 4 A AA cs. WE 计算机组成原理
计算机组成原理 25 Intel 2114——1K×4 SRAM (64 164)