牢科学技术学院 CLA指令的指令周期 个CPU周期一个cPU周期 非访内指令需要两个CPU周期。 取下条 取指令 指令 在第一个CPU問期,即取指令开始pc+1 PC+1 阶段,CPU完成三件事:(1)从 内存取出指令;(2)对程序计数 执行 器PC加1,以便为取下一条指令做 指令 好准备;(3)对指令操作码进行 对指令 译码或测试,以便确定进行什么 译码 操作。 在第二个CPU周期,即执行指 令阶段,将累加器Ac的内容清零 取指令阶段执行指令阶段 2021年2月20日1时16分
2021年2月20日1时16分 16 2021年2月20日1时16分 • CLA指令的指令周期 非访内指令需要两个CPU周期。 在第一个CPU周期，即取指令 阶段，CPU完成三件事：（1）从 内存取出指令；（2）对程序计数 器PC加1，以便为取下一条指令做 好准备；（3）对指令操作码进行 译码或测试，以便确定进行什么 操作。 在第二个CPU周期，即执行指 令阶段，将累加器Ac的内容清零。 一个CPU周期一个CPU周期 取指令阶段 执行指令阶段 开始 取指令 PC+1 对指令 译码 执行 指令 取下条 指令 PC+1
牢科学技术学院 指令周期 取指 执行 算术逻辑单元 控制 控制 ALU 时钟 状态条件寄存器 操作控制器 时序产生器 状态 反馈 累加器AC 程序计数器PC +1 指令译码器 000020 CLA C 000020 C 地址寄存器AR CA CLA C指令寄存器IR AD 缓冲寄存器D A40 NOP 地址总线ABUS 数据总线DBUS 2021年2月20日1时16300000
2021年2月20日1时16分 17 2021年2月20日1时16分 指令周期 算术逻辑单元 状态条件寄存器 程序计数器PC 地址寄存器AR 地址总线ABUS 数据总线DBUS 累加器AC 缓冲寄存器DR CPU ALU 指令寄存器IR 指令译码器 操作控制器 时序产生器 时钟 状态 反馈 取指 控制 执行 控制 c c c c +1 000 020 20 21 22 23 24 30 31 40 CLA ADD 30 STA 40 NOP JMP 21 000 006 000 020 CLA CLA 000 021
牢科学技术学院 指令周期 执行 CPU 算术逻辑单元 取指 控制 控制 ALU 时钟 状态条件寄存器 操作控制器 状态 时序产生器 反馈 累加器Ac 程序计数器Pd +1 指令译码器 000021 CLA C 000020 C 地址寄存器AR CA CLA C 指令寄存器IR AD 缓冲寄存器D A40 NOP 地址总线ABUs 数据总线DBUs 2021年2月20日1时16300000 18
2021年2月20日1时16分 18 2021年2月20日1时16分 指令周期 算术逻辑单元 状态条件寄存器 程序计数器PC 地址寄存器AR 地址总线ABUS 数据总线DBUS 累加器AC 缓冲寄存器DR CPU ALU 指令寄存器IR 指令译码器 操作控制器 时序产生器 时钟 状态 反馈 取指 控制 执行 控制 c c c c +1 20 21 22 23 24 30 31 40 CLA ADD 30 STA 40 NOP JMP 21 000 006 000 020 CLA CLA 000 021
牢科学技术学院 指令周期 ADD指令的指令周期 ADD指令的指令周期由三个 cPU周期组成。 第一个CPU周期为取指令阶段。 和CLA指令相同。 第二个cPU周期中将操作数的地 址送往地址寄存器并完成地址译 码 在第三个CPU周期中从内存取出 操作数并执行相加的操作。 2021年2月20日1时16分
2021 年 2 月20 日 1 时16 分 19 2021年2月20日1时16分 指令周期 • ADD指令的指令周期 ADD指令的指令周期由三个 CPU周期组成。 第一个CPU周期为取指令阶段。 和CLA指令相同。 第二个CPU周期中将操作数的地 址送往地址寄存器并完成地址译 码。 在第三个CPU周期中从内存取出 操作数并执行相加的操作
牢科学技术学院 指令周期 一个CPU周期一个CPU周期一个cPU周期 取指令 执行加 开始入Pc+1 操作取下条指 令PC+1 对指令送操作 取出操 译码 数地址 作数 取指令阶段 执行指令阶段 2021年2月20日1时16分
2021年2月20日1时16分 20 2021年2月20日1时16分 指令周期 一个CPU周期一个CPU周期 取指令阶段 执行指令阶段 开始 取指令 PC+1 对指令 译码 送操作 数地址 取下条指 令PC+1 取出操 作数 执行加 操作 一个CPU周期