(3)LOCK→锁定信号(输出,三态),低电平有效 (该信号由前缀指令LOCK使其有效);有效时,表示告 诉外设的总线主控制设备不能获得对系统的总线控制权 既封锁其他主控制设备,不允许占用总线。 (4)QS0,QS1→队列状态信号(输出),即组合表示 了CPU内部指令队列的状态:(4字节单元,存放等 待执行) QSI Qso 00 0无操作 取指令的第一个字节 0队列为空 1队列中取出的不是指令第一个字节
（3）LOCK→ 锁定信号（输出，三态），低电平有效 （该信号由前缀指令LOCK使其有效）；有效时，表示告 诉外设的总线主控制设备不能获得对系统的总线控制权。 既封锁其他主控制设备，不允许占用总线。 （4）QS0，QS1→ 队列状态信号（输出），即组合表示 了CPU内部指令队列的状态： （4字节单元，存放等 待执行） QS1 QS0 0 0 无操作 0 1 取指令的第一个字节 1 0 队列为空 1 1 队列中取出的不是指令第一个字节
4、与组态无关的引线 有效时,表示正在进行存储器或V0,低电平有效, (1)RD→读选通信号(输出,三态) (2) READY<准备就绪信号(输入),高电平有效, 它是存储器或ⅣO口送来的响应信号。CPU寻址的存储器 或ⅣO设备没有准备好时应该将该信号置为低电平,CPU 则等待,直至准备好才完成数据传送。 (3)TEST<测试信号(输入),低电平有效,它是由 WAIT指令来检查的信号。即执行WAIT指令时,CPU监视 TEST端,为低电平时,则执行WAIT后面的指令;为高时, CPU进入空转等待状态。用来与外设同步
4、与组态无关的引线： （1）RD → 读选通信号（输出，三态），低电平有效， 有效时，表示正在进行存储器或I/O读。 （2）READY 准备就绪信号（输入），高电平有效， 它是存储器或I/O口送来的响应信号。CPU寻址的存储器 或I/O设备没有准备好时应该将该信号置为低电平，CPU 则等待，直至准备好才完成数据传送。 （3）TEST 测试信号（输入），低电平有效，它是由 WAIT指令来检查的信号。即执行WAIT指令时，CPU监视 TEST端，为低电平时，则执行WAIT后面的指令；为高时， CPU进入空转等待状态。用来与外设同步
(4)INTR←中断请求信号(输入),它是外设发来的 可屏蔽中断请求信号,高电平有效(电平触发输入信 号),是否响应中断还决定于中断允许标志。 (5)NMI<非屏蔽中断请求信号(输入),它是边沿触 发信号,是不可屏蔽的,即只要有非屏蔽中断请求信号, 就进入非屏蔽中断服务。 6) RESET←复位信号(输入),即输入4T|_高 电平信号,CPU立即结束现行操作,内部复位,再返回低 时,重新启动执行: 标志清0:F=0000H,即禁止可屏蔽中断和单步中断; DS,SS,ES和IP复位为0000H; °CS置FFFH,即一复位则转到 FFFFOH单元执行指令 复位地址
（4）INTR 中断请求信号（输入），它是外设发来的 可屏蔽中断请求信号，高电平有效（电平触发输入信 号），是否响应中断还决定于中断允许标志。 （5）NMI 非屏蔽中断请求信号（输入），它是边沿触 发信号，是不可屏蔽的，即只要有非屏蔽中断请求信号， 就进入非屏蔽中断服务。 （6）RESET 复位信号（输入），即输入 4T 高 电平信号，CPU立即结束现行操作，内部复位，再返回低 时，重新启动执行： •标志清0：F＝0000H,即禁止可屏蔽中断和单步中断; •DS,SS,ES和IP复位为0000H; •CS置FFFFH，即一复位则转到FFFF0H单元执行指令. 复位地址
、电源和定时线 (1)VCC←+5V(±10%)。 (2)GND∈地线。 (3)CLK←时钟信号(输入),一般由时钟信号发生器 8284输出,它提供8088的定时操作,PC机使用 CLK=477MHz,周期为210ns。 附:倍频80486DX2微处理器内部的时钟与外部的时 钟频率不同,当系统时钟进入微处理器内部时, 80486DX2会将其倍频,即内部为2,如80486DX2-66的系 统时钟为33MHz,CPU内部时钟为66MHz(所以内部处理 速度快,外部速度慢,太快了速度跟不上)
三、电源和定时线 (1) VCC+5V（±10%）。 （2）GND地线。 （3）CLK时钟信号（输入），一般由时钟信号发生器 8284输出，它提供8088的定时操作，PC机使用 CLK=4.77MHz,周期为210ns。 •附：倍频——80486DX2微处理器内部的时钟与外部的时 钟频率不同，当系统时钟进入微处理器内部时， 80486DX2会将其倍频，即内部＊2，如80486DX2-66的系 统时钟为33MHz，CPU内部时钟为66MHz（所以内部处理 速度快，外部速度慢，太快了速度跟不上）
§428088的CPU系统 片内总线 总线分芯片总线 系统总线 CPU系统的作用→产生系统三总线,由引脚功能可 知,还需附加地址锁存器,数据总线驱动器,时钟信号产 生器,总线控制器等。 地址锁存器 1作用将CPU发出的动态地址锁存,即暂存器。因为 低8位与高4位地址和数据与状态分时复用,先输出地址, 后输出数据/状态,然后利用这些稳定的地址,选择某个 存储单元或O口来读/写。DMA期间隔离8088与系统总线
§4.2 8088的CPU系统 CPU系统的作用→ 产生系统三总线，由引脚功能可 知，还需附加地址锁存器，数据总线驱动器，时钟信号产 生器，总线控制器等。 一、地址锁存器 1.作用——将CPU发出的动态地址锁存，即暂存器。因为 低8位与高4位地址和数据与状态分时复用，先输出地址， 后输出数据/状态，然后利用这些稳定的地址，选择某个 存储单元或I/O口来读/写。DMA期间隔离8088与系统总线。 片内总线 总线分 芯片总线 系统总线