(2)A15~A8→中间8位地址线,内部有锁存, 他只能输出,三态输出。 (3)A19~A6S6~S3>高四位地址状态线,地址与状 态分时复用。4位地址也由外部锁存,先输出地址,后输 出状态。只能输出,三态输出。 不用表示F的正位 0 ES 0 SS 0 CS DS S4S3组合表示哪个段 寄存器正在被使用
（2）A15 ～A8 → 中间8位地址线，内部有锁存， 他只能输出，三态输出。 （3）A19～A16/S6～S3→ 高四位地址/状态线，地址与状 态分时复用。4位地址也由外部锁存，先输出地址，后输 出状态。只能输出，三态输出。 S6 S5 S4 S3 不用 表示F的IF位 0 0 ES 0 1 SS 1 0 CS 1 1 DS S4S3组合表示哪个段 寄存器正在被使用
控制和状态线分两种:一种8088组态 有关的线,另一类是与组态无关的线 1、MNMX工作模式标志(输入),最小/最大组 态输入控制信号。即接+5V→最小组态,接地→ 最大组态 2、最小组态下的引线:
二、控制和状态线——分两种：一种8088组态 有关的线，另一类是与组态无关的线。 1、MN/MX 工作模式标志（输入），最小/最大组 态输入控制信号。即接+5V→ 最小组态，接地→ 最大组态。 2、最小组态下的引线：
(1)IOM→区分是存储器访问还是ⅣO访问(输出, 三态),输出低电平→访问存储器,输出高电平→ I/O访问。 (2)WR→写信号(输出,三态),低电平有效,在执 行存储器或O端口的写操作时输出的一个选通信号。 (3)INTA→中断响应信号(输出),低电平有效,是 8088响应外部ⅠNTR而发出的响应回答信号。 (4)ALE→地址锁存允许信号(输出),高电平有效, 是8088发出的选通脉冲,将地址锁存到外部地址锁存器中。 (5)DT/R→数据发送接收信号(输出,三态),输出 低电平→接收数据,输出高电平→发送数据 (6)DEN→数据允许信号(输出,三态),低电平有 效
（1）IO/M → 区分是存储器访问还是I/O访问（输出， 三态），输出低电平→访问存储器，输出高电平→ I/O访问。 （2）WR→ 写信号（输出，三态），低电平有效，在执 行存储器或I/O端口的写操作时输出的一个选通信号。 （3）INTA→ 中断响应信号（输出），低电平有效，是 8088响应外部INTR而发出的响应回答信号。 （4）ALE→ 地址锁存允许信号（输出），高电平有效， 是8088发出的选通脉冲，将地址锁存到外部地址锁存器中。 （5）DT/R→ 数据发送/接收信号（输出，三态），输出 低电平→ 接收数据，输出高电平→ 发送数据。 （6）DEN→ 数据允许信号（输出，三态），低电平有 效
(7)SSO→系统状态信号(输出),与IOM,DT/R 起,反映8088所执行的操作(如P173表4-1所示相 似) (8)HOLD←保持请求(输入),高电平有效,用于直 接存储器存取操作,即DMA请求输入信号。 (9)HLDA→保持响应信号(输出),DMA响应回答信 当其他外设要求占用三总线时,就向8088发出HOLD 信号,请求接管三总线;8088收到该信号,发出HLDA信 号,同时使三总线处于高阻状态,此时外设控制总线,进 行DMA传送,传送后,外设撤除HOLD信号。8088也撤除 HLDA信号,又控制三总线
（7）SSO→ 系统状态信号（输出），与IO/M，DT/R 一起，反映8088所执行的操作（如P173.表4-1所示相 似）。 （8）HOLD 保持请求（输入），高电平有效，用于直 接存储器存取操作，即DMA请求输入信号。 （9）HLDA→ 保持响应信号（输出），DMA响应回答信 号。 当其他外设要求占用三总线时，就向8088发出HOLD 信号，请求接管三总线；8088收到该信号，发出HLDA信 号，同时使三总线处于高阻状态，此时外设控制总线，进 行DMA传送，传送后，外设撤除HOLD信号。8088也撤除 HLDA信号，又控制三总线
3、最大组态下的引线: (1)S2,S1,S0→三个状态信号(输出,三态),当 8088工作在最大组态时,没有WR,DEN,DTR,IOM等 对存储器和O端口进行读/写操作的直接控制信号输出 这些读/泻写操作信号,由总线控制器8288根据8088提供的 这三根状态信号译码后输出。三状态编码后所对应的操作 P173、表4-1所示,即现行总线周期 (2)RQT,RQG→总线请求输入允许(同意) 信号(输入(输出),低电平有效,即最大组态下的DMA 请求/允许信号,由外设发来的总线请求信号。CPU发出 总线允许信号均由此线传送 允许两个外设发出请求信号,RQGT优先权高于 ROIGTI
3、最大组态下的引线： （1）S2，S1，S0 → 三个状态信号（输出，三态），当 8088工作在最大组态时，没有WR，DEN，DT/R，IO/M等 对存储器和I/O端口进行读/写操作的直接控制信号输出。 这些读/写操作信号，由总线控制器8288根据8088提供的 这三根状态信号译码后输出。三状态编码后所对应的操作 P173、表4-1所示， 即现行总线周期。 （2）RQ/GT0，RQ/GT1→ 总线请求输入/允许（同意）。 信号（输入/输出），低电平有效，即最大组态下的DMA 请求/允许信号，由外设发来的总线请求信号。CPU发出 总线允许信号均由此线传送。 允许两个外设发出请求信号，RQ/GT0优先权高于 RQ/GT1