(≡)74161/72463能扩展 连接成任意模M的计数器 (1)同步预量法 (2)反馈清粵法 (3)多次预置法
连接成任意模M 的计数器 （1）同步预置法 （2）反馈清零法 （3）多次预置法 （三）74161/74163功能扩展
(3)多次预量法 例4:分析电路功能。 态序表 n Q3 Q2 Q1 Q0 74161 0 LD 000001 0 0010100 T P 3 5 000 0 7 01 3 Q 8 10 91111 M=10计数器
M=10 计数器 态序表 N Q3 Q2 Q1 Q0 0 0 0 0 0 (3)多次预置法 例4: 分析电路功能。 2 0 1 0 1 3 0 1 1 0 4 0 1 1 1 5 1 0 0 0 7 1 1 0 1 8 1 1 1 0 9 1 1 1 1 1 0 1 0 0 6 1 1 0 0 0 0 1 10
例5:用VHDL语言设计多次预置的十进制电路。 LIBRARY EEE COUNT1O CLK USE EEESTD LO DATE OUT USE EEE STD LOC ENTITY COUNT10 S PORT(CLK: IN STD LOGIC DATE OUT: OUT STD LOGIC VECTOR(3 DOWNTO O END COUNT1O
例5：用VHDL语言设计多次预置的十进制电路。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY COUNT10 IS; PORT(CLK:IN STD_LOGIC; DATE_OUT:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); END COUNT10; DATE_OUT COUNT10 CLK
例5:用ⅤHDL语言设计多次预置的十进制电路。 ARAITUNTTE ET 计数到Q2=0状态时,则呈置数 PRCE!P=1状态,下一个脉冲到来后,置 BEGIN VAIJASIHE TEMP S 计数到111态时,下 个脉冲回到0000态 数。 BEfEMP(2F0 THEN TEN DOWNTO 0):=100 ELSE TEMP: TEMP+ 74161 EN 程序 P DATE OUT<=TEMP CP 00 END PROCESS DDDD 0123 QQQ END COUNT10 ARC
ARCHITECTURE COUNT10_ARC OF COUNT10 IS; BEGIN PROCESS VARIABLE TEMP:STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN END PROCESS; END COUNT10_ARC; 主程序 中间变量 TEMP（3）到TEMP（0） 对应输出Q3Q2Q1Q0 例5：用VHDL语言设计多次预置的十进制电路。 WAIT UNTIL CLK’EVENT AND CLK=‘1’ ; IF TEMP=“1111” THEN TEMP=“0000” ELSIF TEMP(2)=‘0’ THEN TEMP(2 DOWNTO 0):=“100”; ELSE TEMP:=TEMP+1; END IF; DATE_OUT<=TEMP; 计数到Q2=‘0’状态时，则呈置数 状态，下一个脉冲到来后，置 Q2Q1Q0=“100” ，Q3维持不变。 计数到其它情况按照 1111状态时，下一 8421码计数。 个脉冲回到0000状态
(4)同步计数器的级联 若干片同步计数器组成同步计数链时,就要利用计数控 制端CT1、CT传递进位信号。 74161(1) 74161(2) 74161(3) R LD CO3 T T P CP CP LSB D QQQQ D Q Q 2 D D Q D3 Q Q3—MSB 高位片计数的条件是:只有等低位片输出为全1,其进位 输出CO=1时才能使高位片在输入下一个计数脉冲后接收进位 信号开始计数,否则只能为保持状态
若干片同步计数器组成同步计数链时，就要利用计数控 制端CTT、CTP传递进位信号。 （4）同步计数器的级联 高位片计数的条件是：只有等低位片输出为全1，其进位 输出CO=1时才能使高位片在输入下一个计数脉冲后接收进位 信号开始计数，否则只能为保持状态