(-)四位二进制同步计数器74161 逻辑符号 CTP、CTr:可作为使能端和多 片级联使用。 当Q3 Q2Q1Q0=11时,且 74161 CT等于1时,控制输出端CO输出 .OR 有效高电平 LD-OLD CO- CO CT CTH CTp CP CP D D D DI D Q D D D2 Q3 D
（一）四位二进制同步计数器74161 内部由四个主从JK触 发器和控制电路构成。 逻辑符号 符号输入中R端有效，在 此输入为低电平时，输出为0， 称之为异步清零。端子输入 端用R说明。 CO R LD CTT CTP CP Q0 Q1 Q2 Q3 D0 D1 D2 D3 符号中LD端为有效时，此端引 入线为低时，且时钟CP上升沿时，将 输入端数字送到输出端。同步预置。 D0 D1 D2 D3 此端输入信号用LD表示。 时钟输入信号用CP表示。 当CP上升沿, 并且CTT和CTP 有效时，计数器加1计数。 CTP、CTT：可作为使能端和多 片级联使用。 当Q3 Q2 Q1 Q0=1111 时，且 CTT等于1时, 控制输出端CO输出 有效高电平。 CO 74161 R LD CTT CTP CP Q0 Q1 Q2 Q3 D0 D1 D2 D3 CO
(-)四位二进制同步计数器74161 74161外引线功能端排列图 74161功能表 Ucc CoCo Q, 02 O3 CTp LD 输入 输出 1615 0××××x××10000 10「××D3D2D1D0D3D2D1D0 110××××x 保持 74161 1 0××× 保持 1111××× 计数 12345678 R CP Do DD, D3 CTT GND 4)计数:当CD=R=CPCT=1时,按二进制自然 码计数。若初态为000015个CP后,输出为“111 进位CO=CT1Q3Q2Q1Q0=1。第16个CP作用后,输出 恢复到0000状态,CO=0
74161外引线功能端排列图 （一）四位二进制同步计数器74161 74161 1 R 2 CP 3 D0 4 D1 5 D2 6 D3 7 CTT 8 GND UCC 16 CO 15 Q0 14 Q1 13 Q2 12 Q3 11 CTP 10 LD 9 74161功能表 Q3 Q2 Q1 Q0 输 入 输 出 CP R LD CTP CTT D3 D2 D1 D0 × 0 × × × × × × × 0 0 0 0 ↑ 1 0 × × D3 D2 D1 D0 D3 D2 D1 D0 × 1 1 0 × × × × × 保持 × 1 1 × 0 × × × × 保持 ↑ 1 1 1 1 × × × × 计数 1)异步清除：当R=0，输出“0000”状态，与CP无关。 2)同步预置：当C=1，LD=0，在CP上升沿时，输出 端反映输入数据的状态。 3)保持：当R=LD=1时，CTP或CTT有一个无效，各 触发器均处于保持状态。 4)计数：当LD = R = CPT= CTT =1时，按二进制自然 码计数。 若初态为0000,15个CP后，输出为“1111”， 进位CO= CTTQ3Q2Q1Q0 =1。第16个CP作用后，输出 恢复到0000状态，CO= 0
(-)四位二进制同步计数器74161 用ⅤHDL实现74161 CP上升沿有 效 BEGIN IF CR L=O THEN IQ<=(OFHERS=>0) 是为了交换中间 END IF IF(CP'EVENT AND CP THEN 数据。如果直接 IF LD L=0 THEN IQ <=D 用输出Q,那么 ELSIF(CTT AND CTP)'1'THEN IQ<=IQ+ END IF CRL表示清 HF(Q15)AND(CT1) THEN CO<1,零信号且为低电 ELSE CO≤=03; 平有效。 END IF END IF: Q<=IQ END PROCESS END V74LS161 arch
用VHDL实现74161 LIBRARY IEEE USE IEEE.std_logic_1164.all; USE IEEE.std_logic_arith.all; ENTITY v74LS161 IS PORT (CP,CR_L,LD_L,CTP,CTT:IN STD_LOGIC; D:IN UNSIGNED (3 DOWNTO 0); Q:OUT UNSIGNED (3 DOWNTO 0); CO:OUT STD_LOGIC); END v74LS161; ARCHITECTURE v74LS161_archOF v74LS161 IS SIGNAL IQ: UNSIGNED (3 DOWNTO 0); BEGIN PROCESS (CP,CTT,CR_L) 中间信号IQ 是为了交换中间 数据。如果直接 用输出Q，那么 定义的输出必须 为缓冲而不是输 出。 （一）四位二进制同步计数器74161 BEGIN IF CR_L=’0’THEN IQ <= (OTHERS => ‘0’); END IF; IF (CP’EVENTAND CP=’1’)THEN IF LD_L=’0’THEN IQ <= D; ELSIF (CTT AND CTP)=’1’THEN IQ <= IQ+1 END IF; IF (IQ=15) AND (CTT=’1’) THEN CO <= ‘1’; ELSE CO <= ‘0’; END IF; END IF； Q <=IQ; END PROCESS; END v74LS161_arch; CR_L表示清 零信号且为低电 平有效。 CP上升沿有 效
(二)四位二进制同步计数器74163 74163功能表 特点:4161功能表 (1)外引线排列和 CP R LD C7,ch1DD0a74161相同。 0×××××××0000 1。x1 x D, D, D), D. D,D),D, D. I(2)置数,计数 9 1110×××x×保持功能与74161 11×0××× 持相同。 111××x 计数 (3)清零功能与 74163用同步清零方式:74161不同。 当R=0时,且当CP的上升沿 来到时,输出QQQ2Q3才全被清零
（二）四位二进制同步计数器74163 74163功能表 74161功能表 Q3 Q2 Q1 Q0 输 入 输 出 CP R LD CTP CTT D3 D2 D1 D0 × 0 × × × × × × × 0 0 0 0 ↑ 1 0 × × D3 D2 D1 D0 D3 D2 D1 D0 × 1 1 0 × × × × × 保持 × 1 1 × 0 × × × × 保持 ↑ 1 1 1 1 × × × × 计数 ↑ (1)外引线排列和 74161相同。 (2)置数，计数， 保持功能与74161 相同。 (3)清零功能与 74161不同。 特点： 74163采用同步清零方式： 当R =0时，且当 CP 的上升沿 来到时,输出Q0Q1Q2Q3 才全被清零
比较四位二洗制同步计教器 74161 74163 74163 -OR LD-OLD mc同步预置同步预置 CT CT CTP C CP CP 保持 保持 Do a计数 计数 D O1 Q2 0, D3=13 0—a异步清零同步清零
CO R LD CTT CTP CP Q0 Q1 Q2 Q3 D0 D1 D2 D3 CO 74163 R LD CTT CTP CP Q0 Q1 Q2 Q3 D0 D1 D2 D3 CO 比较四位二进制同步计数器 同步预置 保持 计数 74161 74163 同步预置 保持 计数 异步清零 同步清零