50-10M|P提高到50M|PS以上。未来的手机可能会 采用多个D$P芯片,一个用来实现固定功能,嵌入 式解调器,另外一个更加灵活的DSP芯片用来实现 各种应用。 在未来的手机中,为支持各种可下载的应用,3G中 使用的DSP体系结构和软件基础结构必须不断变化, 此时,DSP将不再是具有固定功能的嵌入式处理器, 而开始呈现出许多类似于通用处理器的特征,如超 高速指令缓冲器和内存管理单元等功能。为实现动 态任务管理,需要实时操作系统(RTOS)
50-100MIPS提高到500MIPS以上。未来的手机可能会 采用多个DSP芯片，一个用来实现固定功能，嵌入 式解调器，另外一个更加灵活的DSP芯片用来实现 各种应用。 在未来的手机中，为支持各种可下载的应用， 3G 中 使用的DSP体系结构和软件基础结构必须不断变化， 此时，DSP将不再是具有固定功能的嵌入式处理器， 而开始呈现出许多类似于通用处理器的特征，如 超 高速指令缓冲器和内存管理单元等功能。为实现动 态任务管理，需要实时操作系统 （RTOS）
第1章TMS320LF240X条列DSP概述 该系列包括: 闪存:TMNS320LF2402、TMNS320LF2406、TMS320LF2407 RoM:TMS320L02402、TMS320L02404、TMS320L02406 最具革命性产品:LF2407/LF2407A,是当今世界上集 成度最高、性能最强的运动控制DSP芯片。 11D$P芯片的基本结构 1.什么是DsP芯片 DSP是一种特殊结构的微处理器,快速实现各种数字 信号处理算法
第1章 TMS320LF240X系列DSP概述 该系列包括： 闪存：TMS320LF2402、TMS320LF2406、TMS320LF2407 ROM: TMS320LC2402、TMS320LC2404、TMS320LC2406 最具革命性产品：LF2407/ LF2407A,是当今世界上集 成度最高、性能最强的运动控制DSP芯片。 1.1 DSP芯片的基本结构 1.什么是DSP芯片 DSP是一种特殊结构的微处理器, 快速实现各种数字 信号处理算法
2.DSP芯片的基本结构 哈佛结构-程序和教据分开的结构 程序和教据存储在两个不同的空间。 通用微处理器,存储器结构为冯诺依曼结构。见下图 程序存储器和数据存储器共用一个公共的存储空间 和单一的地址和数据总线。 CPU 程序数据存储器
2. DSP芯片的基本结构 (1) 哈佛结构-程序和数据分开的结构 程序和数据存储在两个不同的空间。 通用微处理器,存储器结构为冯.诺依曼结构。见下图 程序存储器和数据存储器共用一个公共的存储空间 和单一的地址和数据总线。 CPU 程序 /数据存储器
哈佛结构:DSP的程序存储器空间和数据存储器空间分 开,即每个存储器空间独立编址,独立访问,并具 有独立的程序总线和数据总线,取指和执行能完全 重叠进行。 允许数据存放在程序存储器中,并被算术指令运算指 令直接使用。 指令存储在高速缓冲器(ache)中,当执行本指令时,不 需再从存储器中读取指令,节省一个机器周期的时
哈佛结构: DSP的程序存储器空间和数据存储器空间分 开，即每个存储器空间独立编址，独立访问，并具 有独立的程序总线和数据总线，取指和执行能完全 重叠进行。 允许数据存放在程序存储器中，并被算术指令运算指 令直接使用。 指令存储在高速缓冲器(Cache)中,当执行本指令时,不 需再从存储器中读取指令，节省一个机器周期的时 间
(2)流水线操作功能 DSP芯片采用多组总线结构,允许CPU同时进行指令和数 据的访问。因而,可在内部实行流水线操作。 执行一条指令,总要经过取指、译码、取数、执行运 算,需要若干个指令周期才能完成。流水线技术是 将各个步骤重叠起来进行。既第一条指令取指、译 码时,第二条指令取指;第一条指令取数时,第二 条指令译码,第三条指令取指,依次类推
(2)流水线操作功能 DSP芯片采用多组总线结构,允许CPU同时进行指令和数 据的访问。因而，可在内部实行流水线操作。 执行一条指令，总要经过取指、译码、取数、执行运 算，需要若干个指令周期才能完成。流水线技术是 将各个步骤重叠起来进行。既第一条指令取指、译 码时，第二条指令取指；第一条指令取数时，第二 条指令译码，第三条指令取指，依次类推