二、中断的过程 下面以可屏蔽中断为例。 CPU在NTR引脚上接到一个中断请求信号,如果此时F=1,并 且,当前具有最高的优先级,CPU就会在当前指令执行完以后开始响 应外部的中断请求,这时,CPU通过引脚连续发两个负脉冲,外设接 口在接到第二个负脉冲以后,在数据线上发送中断类型码,CPU接到 这个中断类型码后,CPU做如下操作 第一,将中断类型码放入暂存器保存; 第二,将标志寄存器内容压入堆栈,以保护中断时的状态; 第三,将|和TF标志清0 第四,保护断点 第五,根据取到的中断类型码,在中断向量表中找出相应的中断向量 将其装入P和CS,这样就实现自动转向中断服务子程序的执行 第六,中断返回。 可以看出,中断的工作过程可以概括为五大步骤:即中断请求、 中断判优、中断响应、中断服务和中断返回。 退出
8.2.1 二、中断的过程 下面以可屏蔽中断为例。 CPU在INTR引脚上接到一个中断请求信号，如果此时IF＝1，并 且，当前具有最高的优先级，CPU就会在当前指令执行完以后开始响 应外部的中断请求，这时，CPU通过引脚连续发两个负脉冲，外设接 口在接到第二个负脉冲以后，在数据线上发送中断类型码，CPU接到 这个中断类型码后，CPU做如下操作： 第一，将中断类型码放入暂存器保存； 第二，将标志寄存器内容压入堆栈，以保护中断时的状态； 第三，将IF和TF标志清0； 第四，保护断点； 第五，根据取到的中断类型码，在中断向量表中找出相应的中断向量， 将其装入IP和CS，这样就实现自动转向中断服务子程序的执行； 第六，中断返回。 可以看出，中断的工作过程可以概括为五大步骤：即中断请求、 中断判优、中断响应、中断服务和中断返回。 退 出
8088的中断优先级别及对中断源的管理 CPU设立的中断源的优先级别顺序如表8.1所示。 8088对各中断源的管理如图8.14所示。 退出
8.2.1 三、8088的中断优先级别及对中断源的管理 CPU设立的中断源的优先级别顺序如表8.1所示。 8088对各中断源的管理如图8.14所示。 退 出
822中断控制器8259A nte8259A是一种可编程的中断控制器,有如下功能: 可管理8个中断源电路的中断,并对其进行优先级管 理 具有8级中断优先控制,通过级连可以扩展至64级优 先权控制; 对中断源有屏蔽或允许申请中断的操作; CPU响应中断时,能自动提供中断类型码 退出
8.2.2 中断控制器8259A Intel8259A是一种可编程的中断控制器，有如下功能： 可管理8个中断源电路的中断，并对其进行优先级管 理； 具有8级中断优先控制，通过级连可以扩展至64级优 先权控制； 对中断源有屏蔽或允许申请中断的操作； CPU响应中断时，能自动提供中断类型码。 退 出
、8259A的内部结构 8259A的内部结构及引脚如图815所示,它主要由下列主 要部分组成: 1.数据总线缓冲器 它是8259A与系统数据总线的接口,是8位双向三态 缓冲器。 2.读/写控制逻辑 CPU通过它实现对8259A的读/写操作 3.级连缓冲器 用以实现8259A芯片之间的级连,使得中断源可以由 8级扩展至64级。 4.控制逻辑电路 对整个芯片内部各部件的工作进行协调和控制。 一退出 8.22
8.2.2 一、8259A的内部结构 8259A的内部结构及引脚如图8.15所示，它主要由下列主 要部分组成： 1. 数据总线缓冲器 它是8259A与系统数据总线的接口，是8位双向三态 缓冲器。 2. 读/写控制逻辑 CPU通过它实现对8259A的读/写操作。 3. 级连缓冲器 用以实现8259A芯片之间的级连，使得中断源可以由 8级扩展至64级。 4. 控制逻辑电路 对整个芯片内部各部件的工作进行协调和控制。 退 出
5.中断请求寄存器RR 用以分别保存8个中断请求信号,当相应的中断请求 输入引脚有中断请求时,该寄存器的相应位置1 6.中断屏蔽寄存器|MR 对应位用以对8个中断源的中断请求信号进行屏蔽控 制 7.中断服务寄存器SR 当CPU正在处理某个中断源的中断请求时,SR寄存 器中的相应位置1。 8.优先级比较器 用以比较正在处理的中断和正在请求的中断源的优先 级别,以决定是否产生中断嵌套 退出
8.2.2 5. 中断请求寄存器IRR 用以分别保存8个中断请求信号，当相应的中断请求 输入引脚有中断请求时，该寄存器的相应位置1。 6. 中断屏蔽寄存器IMR 对应位用以对8个中断源的中断请求信号进行屏蔽控 制。 7. 中断服务寄存器ISR 当CPU正在处理某个中断源的中断请求时，ISR寄存 器中的相应位置1。 8. 优先级比较器 用以比较正在处理的中断和正在请求的中断源的优先 级别，以决定是否产生中断嵌套。 退 出